JPS61284899A - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPS61284899A JPS61284899A JP12684185A JP12684185A JPS61284899A JP S61284899 A JPS61284899 A JP S61284899A JP 12684185 A JP12684185 A JP 12684185A JP 12684185 A JP12684185 A JP 12684185A JP S61284899 A JPS61284899 A JP S61284899A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- capacitor
- transistor
- circuit
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば映像信号をサンプリングするのに使用
して好適なサンプルホールド回路に関する。
して好適なサンプルホールド回路に関する。
本発明はサンプルホールド回路に関し、３個のスイッチ
ング素子を用いてサンプルホールド点に不要な入力信号
の飛び込みが生じないようにするものである。
ング素子を用いてサンプルホールド点に不要な入力信号
の飛び込みが生じないようにするものである。
例えば映像信号をサンプルホールドする回路として、第
６図に示すような回路がある。図において、入力端子（
１１に供給される信号がゲート用のＭＯ３Ｉ−ランジス
タ（２）に供給され、このトランジスタ（２）が端子（
３）からのサンプリングパルスφ３でオンされる。この
トランジスタ（２）からの信号が保持用のコンデンサ（
４）に供給される。このコンデンサ（４）からの信号が
バッファ用のＭＯＳ）ランジスタ（５）のゲートに供給
される。このトランジスタ（５）のドレインに電源端子
（６）からの電源ＶＯＯが供給され、ソースが定電流源
（７）を通じて接地される。そしてこのトランジスタ（
５）のソースに得られる信号が出力端子（８）に取り出
される。
６図に示すような回路がある。図において、入力端子（
１１に供給される信号がゲート用のＭＯ３Ｉ−ランジス
タ（２）に供給され、このトランジスタ（２）が端子（
３）からのサンプリングパルスφ３でオンされる。この
トランジスタ（２）からの信号が保持用のコンデンサ（
４）に供給される。このコンデンサ（４）からの信号が
バッファ用のＭＯＳ）ランジスタ（５）のゲートに供給
される。このトランジスタ（５）のドレインに電源端子
（６）からの電源ＶＯＯが供給され、ソースが定電流源
（７）を通じて接地される。そしてこのトランジスタ（
５）のソースに得られる信号が出力端子（８）に取り出
される。
ところがこの回路において、トランジスタ（２）のソー
ス・ドレイン間には、浮遊容量等によって破線図示のよ
うにコンデンサ（９）が形成される。このためトランジ
スタ（２）がオフの期間にも、このコンデンサ（９）を
介して入力端子（１１からの信号がコンデンサ（４）に
飛び込むおそれがある。
ス・ドレイン間には、浮遊容量等によって破線図示のよ
うにコンデンサ（９）が形成される。このためトランジ
スタ（２）がオフの期間にも、このコンデンサ（９）を
介して入力端子（１１からの信号がコンデンサ（４）に
飛び込むおそれがある。
すなわち上述の回路において、コンデンサ（４）。
（９）の容量値をそれぞれｃＭ、ｃｓとし、サンプリン
グ時の入力信号の電位をＶｌ、その後のホールド時の電
位の平均をｖ２とすると、ホールド時のコンデンサ（４
）の信号電位は、 ・・・・（１） となる。従ってホールド時間が長くなると、サンプリン
グ後の入力信号の変化によって保持された信号が影響さ
れ、信号が劣化されてしまうことになる。
グ時の入力信号の電位をＶｌ、その後のホールド時の電
位の平均をｖ２とすると、ホールド時のコンデンサ（４
）の信号電位は、 ・・・・（１） となる。従ってホールド時間が長くなると、サンプリン
グ後の入力信号の変化によって保持された信号が影響さ
れ、信号が劣化されてしまうことになる。
これは特に１水平期間の映像信号を同時化するために、
サンプルホールド回路を多数並列に設けて、入力信号を
順次サンプリングして行ったような場合には、走査線の
左側と右側とで信号劣化の度合が異なり、比較的固定化
されたパターンノイズが発生することになって極めて不
都合であった。
サンプルホールド回路を多数並列に設けて、入力信号を
順次サンプリングして行ったような場合には、走査線の
左側と右側とで信号劣化の度合が異なり、比較的固定化
されたパターンノイズが発生することになって極めて不
都合であった。
ここでＣＭを大きくし、ＣＭ＞＞Ｃｓとすることは、コ
ンデンサ（４）への電荷の充電時間を遅くし、サンプリ
ングの速度が遅くなって不都合である。
ンデンサ（４）への電荷の充電時間を遅くし、サンプリ
ングの速度が遅くなって不都合である。
またこの速度を早くするためにトランジスタ（２）のＷ
を大にすると、ＣＳが大きくなって無意味となる。
を大にすると、ＣＳが大きくなって無意味となる。
ところで上述の回路において、出力端子（８）に取り出
される信号の電圧は、コンデンサ（４）に保持された電
圧に対して、バッファ回路を構成するトランジスタ（５
）のゲートソース間電圧ＶＯＳ分低下されたものになる
。そしてこの電圧■Ｇｓにばらつきを生じるとサンプリ
ングエラーが発生し、さらに電圧ＶａＳＯ外乱等による
ゆらぎによっていわゆる１／ｆノイズが発生するおそれ
がある。
される信号の電圧は、コンデンサ（４）に保持された電
圧に対して、バッファ回路を構成するトランジスタ（５
）のゲートソース間電圧ＶＯＳ分低下されたものになる
。そしてこの電圧■Ｇｓにばらつきを生じるとサンプリ
ングエラーが発生し、さらに電圧ＶａＳＯ外乱等による
ゆらぎによっていわゆる１／ｆノイズが発生するおそれ
がある。
これに対して本願出願人は先にＶａＳの影響を除いたサ
ンプルホールド回路を提案した（特願昭５８−２１９０
６２号）。この先願はトランジスタのゲートソース間に
スイッチ手段を介してコンデンサを接続し、信号の不要
期間にスイッチ手段をオンにしてトランジスタのＶＧＳ
に相当する電荷をコンデンサに保持し、信号をこのコン
デンサを介してトランジスタのゲートに供給することに
よってＶＧＳを除去するものである。本願はこの先願を
応用するものである。
ンプルホールド回路を提案した（特願昭５８−２１９０
６２号）。この先願はトランジスタのゲートソース間に
スイッチ手段を介してコンデンサを接続し、信号の不要
期間にスイッチ手段をオンにしてトランジスタのＶＧＳ
に相当する電荷をコンデンサに保持し、信号をこのコン
デンサを介してトランジスタのゲートに供給することに
よってＶＧＳを除去するものである。本願はこの先願を
応用するものである。
従来のサンプルホールド回路は上述のように構成されて
いた。このためホールド時間が長くなると、入力信号の
飛び込みによって信号が劣化するなどの問題点があった
。
いた。このためホールド時間が長くなると、入力信号の
飛び込みによって信号が劣化するなどの問題点があった
。
本発明は、入力端子をサンプリングパルスφＳでオンさ
れるゲート回路を構成する第１．第２の素子（１１）
（１２）を直列回路を介してホールド用コンデンサ（
４）に接続すると共に、上記ホールド用コンデンサの保
持電圧と等しい電圧の得られるローインピーダンスの出
力端子（８）を、上記サンプリングパルスでオフされる
第３のゲート素子（１８）を介して上記第１．第２の素
子の接続中点に接続するようにしたサンプルホールド回
路である。
れるゲート回路を構成する第１．第２の素子（１１）
（１２）を直列回路を介してホールド用コンデンサ（
４）に接続すると共に、上記ホールド用コンデンサの保
持電圧と等しい電圧の得られるローインピーダンスの出
力端子（８）を、上記サンプリングパルスでオフされる
第３のゲート素子（１８）を介して上記第１．第２の素
子の接続中点に接続するようにしたサンプルホールド回
路である。
この回路によれば、入力信号の保持用コンデンサへの不
用な飛び込みを遮断することができ、これによって長時
間ホールドしても信号の劣化を防止することができる。
用な飛び込みを遮断することができ、これによって長時
間ホールドしても信号の劣化を防止することができる。
第１図において、入力端子（１）には第２図Ａに示すよ
うなブランキング期間φＢＬにを有する入力信号が供給
される。この入力信号がゲート回路を構成するＭＯ３Ｉ
−ランジスタ（１１） （１２）の直列回路に供給さ
れ、このトランジスタ（１１） （１２）のゲートに
第２図Ｂに示すようなサンプリングパルスφＳが端子（
３）を通じて供給される。このトランジスタ（１１）
（１２）からの信号がコンデンサ（４）（１３）の一
端に供給され、このコンデンサ（４）の他端が接地され
ると共に、コンデンサ（１３）の他端の信号がバッファ
回路を構成するＭＯ３Ｉ−ランジスタ（５）のゲートに
供給される。このトランジスタ（５）のドレインに電源
端子（６）からの電源ＶＯＯが供給され、このソースが
定電流源（７）を通じて接地されると共に、ソースに得
られる信号が出力端子（８）に供給される。さらにこの
出力端子（８）に得られる信号が第１のスイッチ手段を
構成するＭＯＳ）ランジスタ（１４）を通じてコンデン
サ（１３）の一端に供給されると共に、このコンデンサ
（１３）の他端に第２のスイッチ手段を構成するＭＯ３
Ｉ−ランジスタ（１５）を通じて端子（１６）からの所
定の直流電圧ＶＯＣが供給される。そしてこのトランジ
スタ（１４） （１５）のゲートに端子（１７）を通
じて上述のブランキングパルスφＢＬＫが供給される。
うなブランキング期間φＢＬにを有する入力信号が供給
される。この入力信号がゲート回路を構成するＭＯ３Ｉ
−ランジスタ（１１） （１２）の直列回路に供給さ
れ、このトランジスタ（１１） （１２）のゲートに
第２図Ｂに示すようなサンプリングパルスφＳが端子（
３）を通じて供給される。このトランジスタ（１１）
（１２）からの信号がコンデンサ（４）（１３）の一
端に供給され、このコンデンサ（４）の他端が接地され
ると共に、コンデンサ（１３）の他端の信号がバッファ
回路を構成するＭＯ３Ｉ−ランジスタ（５）のゲートに
供給される。このトランジスタ（５）のドレインに電源
端子（６）からの電源ＶＯＯが供給され、このソースが
定電流源（７）を通じて接地されると共に、ソースに得
られる信号が出力端子（８）に供給される。さらにこの
出力端子（８）に得られる信号が第１のスイッチ手段を
構成するＭＯＳ）ランジスタ（１４）を通じてコンデン
サ（１３）の一端に供給されると共に、このコンデンサ
（１３）の他端に第２のスイッチ手段を構成するＭＯ３
Ｉ−ランジスタ（１５）を通じて端子（１６）からの所
定の直流電圧ＶＯＣが供給される。そしてこのトランジ
スタ（１４） （１５）のゲートに端子（１７）を通
じて上述のブランキングパルスφＢＬＫが供給される。
さらに上述の出力端子（８）からの信号が第３のゲート
素子となるＭＯＳ）ランジスタ（１８）を通じてトラン
ジスタ（１１） （１２）の接続中点に供給される。
素子となるＭＯＳ）ランジスタ（１８）を通じてトラン
ジスタ（１１） （１２）の接続中点に供給される。
そしてこのトランジスタ（１８）のゲートに端子（Ｉ９
）を通じて第２図Ｃに示すようなサンプリングパルスの
反転信号φＳが供給される。
）を通じて第２図Ｃに示すようなサンプリングパルスの
反転信号φＳが供給される。
この回路において、トランジスタ（５１（１１） （
１２）（１４） （１５） （１８）を全てＮチャ
ンネルＭＯＳトランジスタとした場合に、ブランキング
パルスφＢＬＫがハイレベルになるとトランジスタ（１
４）（１５）がオンし、コンデンサ（１３）にトランジ
スタ（５）のＶａｓに相当する電荷が保持される。次に
ブランキングパルスφＢＬにがローレベルになり、この
後サンプリングパルスφＳがハイレベルになりトランジ
スタ（１１） （１２）がオンすると、入力端子＋１
１からの入力信号Ｖｉｎがコンデンサ（４）に印加され
、保持される。このためコンデンサ（１３）の一端側の
電位はＶｉｎになり、このときコンデンサ（１３）には
上述の電位に相当する電荷が保持されているので、この
コンデンサ（１３）の他端側の電位は（Ｖｉｎ＋Ｖｏｓ
）になる。従って出力端子（８）の電位はＶｉｎとなり
、入力信号Ｖｉｎに等しい電位の出力信号Ｖｏｕｔが出
力される。
１２）（１４） （１５） （１８）を全てＮチャ
ンネルＭＯＳトランジスタとした場合に、ブランキング
パルスφＢＬＫがハイレベルになるとトランジスタ（１
４）（１５）がオンし、コンデンサ（１３）にトランジ
スタ（５）のＶａｓに相当する電荷が保持される。次に
ブランキングパルスφＢＬにがローレベルになり、この
後サンプリングパルスφＳがハイレベルになりトランジ
スタ（１１） （１２）がオンすると、入力端子＋１
１からの入力信号Ｖｉｎがコンデンサ（４）に印加され
、保持される。このためコンデンサ（１３）の一端側の
電位はＶｉｎになり、このときコンデンサ（１３）には
上述の電位に相当する電荷が保持されているので、この
コンデンサ（１３）の他端側の電位は（Ｖｉｎ＋Ｖｏｓ
）になる。従って出力端子（８）の電位はＶｉｎとなり
、入力信号Ｖｉｎに等しい電位の出力信号Ｖｏｕｔが出
力される。
そしてさらにこの出力信号がサンプリング期間以外にオ
ンされるトランジスタ（１８）を通じてトランジスタ（
１１） （１２）の接続中点に供給される。
ンされるトランジスタ（１８）を通じてトランジスタ（
１１） （１２）の接続中点に供給される。
ここでこの回路においてもトランジスタ（１１）（１２
）のソース・ドレイン間にはコンデンサ（２１）（２２
）が形成される。従ってホールド期間に入力端子（１）
に供給される信号がコンデンサ（２１）を介して接続中
点に飛び込む。ところがこの場合に、この接続中点はト
ランジスタ（１８）を介して出力端子（８）に接続され
ているため、この飛び込みによる信号成分はローインピ
ーダンスの出力端子（８）に吸収され、この接続中点の
電位は出力信号から不動となる。このためこの接続中点
の信号がさらにコンデンサ（２２）を介してコンデンサ
（４）に飛び込んでも、この飛び込みによる電位変化は
、上述の従来例の式（１１でＶ１＝Ｖ２としたことにな
り、保持される信号電位は不動となる。
）のソース・ドレイン間にはコンデンサ（２１）（２２
）が形成される。従ってホールド期間に入力端子（１）
に供給される信号がコンデンサ（２１）を介して接続中
点に飛び込む。ところがこの場合に、この接続中点はト
ランジスタ（１８）を介して出力端子（８）に接続され
ているため、この飛び込みによる信号成分はローインピ
ーダンスの出力端子（８）に吸収され、この接続中点の
電位は出力信号から不動となる。このためこの接続中点
の信号がさらにコンデンサ（２２）を介してコンデンサ
（４）に飛び込んでも、この飛び込みによる電位変化は
、上述の従来例の式（１１でＶ１＝Ｖ２としたことにな
り、保持される信号電位は不動となる。
こうして信号のサンプルホールドが行われるわけである
が、この回路によれば、ゲート回路を構成するトランジ
スタ（１１） （１２）の接続中点の電位が、コンデ
ンサ（４）の保持電圧に等しい電位にされるので、この
接続中点からコンデンサ（４）へ信号の飛び込みが生じ
ても、コンデンサ（４）の保持電圧は不動で、これによ
って信号劣化の生じるおそれはない。
が、この回路によれば、ゲート回路を構成するトランジ
スタ（１１） （１２）の接続中点の電位が、コンデ
ンサ（４）の保持電圧に等しい電位にされるので、この
接続中点からコンデンサ（４）へ信号の飛び込みが生じ
ても、コンデンサ（４）の保持電圧は不動で、これによ
って信号劣化の生じるおそれはない。
なお入力信号の飛び込みを遮断するだけであれば接続中
点をサンプリング期間以外に任意の直流に固定すればよ
く、トランジスタ（１８）を介して任意の直流電圧源に
接続すればよいが、上述のように出力端子（８）に接続
した場合には信号の相関性によってコンデンサ（４）等
の充電を早くできる効果もある。
点をサンプリング期間以外に任意の直流に固定すればよ
く、トランジスタ（１８）を介して任意の直流電圧源に
接続すればよいが、上述のように出力端子（８）に接続
した場合には信号の相関性によってコンデンサ（４）等
の充電を早くできる効果もある。
また上述の回路によれば、トランジスタ（５）のＶＧｓ
の影響が除去されるので、温度ドリフト等によるサンプ
リングエラーやｌ／ｆノイズ等の問題を生じるおそれも
全くない。
の影響が除去されるので、温度ドリフト等によるサンプ
リングエラーやｌ／ｆノイズ等の問題を生じるおそれも
全くない。
さらに従来例の回路においてトランジスタ（２）に代え
てトランジスタ（１１） （１２）等を設けることも
できるが、その場合には出力信号の電位がＶＧＳ低下さ
れているので、この電位差を補正する手段等を設ける必
要が生じる。
てトランジスタ（１１） （１２）等を設けることも
できるが、その場合には出力信号の電位がＶＧＳ低下さ
れているので、この電位差を補正する手段等を設ける必
要が生じる。
また以下には上述の回路を同時化回路に適用した場合に
ついて説明する。
ついて説明する。
まず第３図は全体の構成を示し、入力端子（１）からの
信号が並列に設けられたサンプルホールド（Ｓ）（）回
路（１０ｔ ） （１０２） （１０３） ・・
・（１０ｎ）に供給され、このＳＨ回路（１０１）〜（
１０ｎ）にそれぞれ第４図Ａに示すようなサンプリング
パルスφ１．φ２．φ３ ・・・φｎが供給される。さ
らにこのＳＨ回路（１０ｔ）〜（１０ｎ）の出力信号が
それぞれ後段のＳＨ回路（２（ｈ ）（２０２） （
２０３） ・・・ （２０ｎ ）に供給され、このＳ
Ｈ回路（２０１） 〜（２Ｏｎ ）に共通に第４図Ｂに
示すようなサンプリングパルスφｎ＋ｉが供給される。
信号が並列に設けられたサンプルホールド（Ｓ）（）回
路（１０ｔ ） （１０２） （１０３） ・・
・（１０ｎ）に供給され、このＳＨ回路（１０１）〜（
１０ｎ）にそれぞれ第４図Ａに示すようなサンプリング
パルスφ１．φ２．φ３ ・・・φｎが供給される。さ
らにこのＳＨ回路（１０ｔ）〜（１０ｎ）の出力信号が
それぞれ後段のＳＨ回路（２（ｈ ）（２０２） （
２０３） ・・・ （２０ｎ ）に供給され、このＳ
Ｈ回路（２０１） 〜（２Ｏｎ ）に共通に第４図Ｂに
示すようなサンプリングパルスφｎ＋ｉが供給される。
これによって入力信号が順次パルスφ１〜φｎのタイミ
ングでサンプリングホールドされ、このホールドされた
信号がパルスφｎや１のタイミングで同時化されて出力
端子（８１）（８２）（８３）・・・ （８ｎ）に出力
される。
ングでサンプリングホールドされ、このホールドされた
信号がパルスφｎや１のタイミングで同時化されて出力
端子（８１）（８２）（８３）・・・ （８ｎ）に出力
される。
そしてこの構成においてＳＨ回路ａω（２０）の１組の
具体的な構成が第５図の回路図のようにされ、ここで前
段回路αのの部分にサフィックスＡ、後段回路（２０）
の部分にサフィックスＢを附して示しである。
具体的な構成が第５図の回路図のようにされ、ここで前
段回路αのの部分にサフィックスＡ、後段回路（２０）
の部分にサフィックスＢを附して示しである。
従ってこのような同時化回路を用いれば、固定のパター
ンノイズ等が発生することもなく、良好な同時化された
信号を得ることができる。
ンノイズ等が発生することもなく、良好な同時化された
信号を得ることができる。
なお上述の例はＭＯ３Ｉ−ランジスタを用いる場合につ
いて述べたが、これはバイポーラあるいは薄膜トランジ
スタ、ＳＦＴ、Ｓｏｌ等を用いても全く同様の作用効果
が得られる。
いて述べたが、これはバイポーラあるいは薄膜トランジ
スタ、ＳＦＴ、Ｓｏｌ等を用いても全く同様の作用効果
が得られる。
本発明によれば、入力信号の保持用コンデンサの不用な
飛び込みを遮断することができ、これによって長時間ホ
ールドしても信号の劣化を防止することができるように
なった。
飛び込みを遮断することができ、これによって長時間ホ
ールドしても信号の劣化を防止することができるように
なった。
第１図は本発明の一例の構成図、第２図〜第５図はその
説明のための図、第６図は従来の回路の構成図である。 （１１は入力端子、（４）は保持用コンデンサ、（５）
はバッファ用トランジスタ、（８）は出力端子、（１１
）（１２）はゲート用トランジスタ、（１３）はコンデ
ンサ、（１４） （１５） （１８）はスイッチ用
トランジスタである。 同 松隈秀盛乙、：］゛ （１，５ ・ （ゝ 第１図 第２図 １ｉｆｌ＠（ｅＯｉｅ不１１Ｊシｉ′［２］第３図 第５図 第６図
説明のための図、第６図は従来の回路の構成図である。 （１１は入力端子、（４）は保持用コンデンサ、（５）
はバッファ用トランジスタ、（８）は出力端子、（１１
）（１２）はゲート用トランジスタ、（１３）はコンデ
ンサ、（１４） （１５） （１８）はスイッチ用
トランジスタである。 同 松隈秀盛乙、：］゛ （１，５ ・ （ゝ 第１図 第２図 １ｉｆｌ＠（ｅＯｉｅ不１１Ｊシｉ′［２］第３図 第５図 第６図
Claims (1)
- 入力端子をサンプリングパルスでオンされるゲート回
路を構成する第１、第２の素子の直列回路を介してホー
ルド用コンデンサに接続すると共に、上記ホールド用コ
ンデンサの保持電圧と等しい電圧の得られるローインピ
ーダンスの出力端子を、上記サンプリングパルスでオフ
される第３のゲート素子を介して上記第１、第２の素子
の接続中点に接続するようにしたサンプルホールド回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12684185A JPS61284899A (ja) | 1985-06-11 | 1985-06-11 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12684185A JPS61284899A (ja) | 1985-06-11 | 1985-06-11 | サンプルホ−ルド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61284899A true JPS61284899A (ja) | 1986-12-15 |
Family
ID=14945206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12684185A Pending JPS61284899A (ja) | 1985-06-11 | 1985-06-11 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61284899A (ja) |
-
1985
- 1985-06-11 JP JP12684185A patent/JPS61284899A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175299B1 (ko) | Fet 비교기 회로 | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| JPH05175737A (ja) | サンプルホールド型位相比較回路 | |
| EP0407859B1 (en) | High speed auto zero comparator | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| KR900007375B1 (ko) | 비교기 | |
| US4672239A (en) | Sample-and-hold circuit arrangement | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JPS61284899A (ja) | サンプルホ−ルド回路 | |
| JPS60229420A (ja) | 非重畳２相タイミング信号発生器用雑音抑圧インターフエース回路 | |
| JPH0685562A (ja) | オフセットキャンセル回路付き比較器 | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| EP0393996B1 (en) | Charge coupled devices | |
| JPH0161263B2 (ja) | ||
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JP2500762Y2 (ja) | クランプ回路 | |
| JPS60136405A (ja) | ソ−スフオロワ回路 | |
| JP2757991B2 (ja) | 直並列型ａｄコンバータ用チョッパ型比較器 | |
| JPS61288608A (ja) | 差動増幅器 | |
| JP2753604B2 (ja) | ソース結合型ｆｅｔ回路 | |
| JP2002176342A (ja) | 半導体集積回路装置 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JP2553620B2 (ja) | Ｍｏｓ型サンプルホールドドライバー装置 |