JPS6132616A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS6132616A JPS6132616A JP15421884A JP15421884A JPS6132616A JP S6132616 A JPS6132616 A JP S6132616A JP 15421884 A JP15421884 A JP 15421884A JP 15421884 A JP15421884 A JP 15421884A JP S6132616 A JPS6132616 A JP S6132616A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- flip
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、チャ１タリングを起こした２値信号などにお
ける波形を整形する波形整形回路の改良に関Ｊるもので
ある。
ける波形を整形する波形整形回路の改良に関Ｊるもので
ある。
（従来の技術）
第２図はノイズの重畳したアナログ信号（（イ）のＶｘ
Ｎ’）を閾値ＶＴの比較器に加えた場合にその出力（（
ロ）のｖＯυ丁）に現れるチャタリング波形を示すタイ
ムチャートである。このようなチャタリング波形を防止
するために、従来は比較器の閾値にヒステリシスなどを
設けることが多かった。
Ｎ’）を閾値ＶＴの比較器に加えた場合にその出力（（
ロ）のｖＯυ丁）に現れるチャタリング波形を示すタイ
ムチャートである。このようなチャタリング波形を防止
するために、従来は比較器の閾値にヒステリシスなどを
設けることが多かった。
（発明が解決しようとする問題点）
上記のような従来の手段では閾値を本来の値から多少ず
らす必要があるため、高精度で比較を行うことができな
い。本発明は上記の問題点を解決するためになされたも
ので、閾値を変化させることなくノイズによるチャタリ
ングを消去する波形整形回路を実現することを目的とし
ている。
らす必要があるため、高精度で比較を行うことができな
い。本発明は上記の問題点を解決するためになされたも
ので、閾値を変化させることなくノイズによるチャタリ
ングを消去する波形整形回路を実現することを目的とし
ている。
（問題点を解決するための手段）
本発明の波形整形回路は第１図の基本原理図に示すよう
に、フリップフロップ回路１と、このフリップフロップ
回路１の出力に関連する信号を入力し所定時間τ遅延さ
せる遅延回路２ど、この遅延回路２からの出力信号に対
応して入力信号Ｖ８の変化を前記フリップフロップ回路
１の入ノコに伝える選択回路３とを有することを特徴と
する特（作用） 上記構成の波形整形回路によれば、入力信号Ｖ、の変化
により出力■０が変化した後所定時間τの間は入力信号
ｖ１が変化しても、選択回路３の出力は遅延回路２の出
力により制御されてフリップフロップ回路１の入力にそ
の出力を保持状態に保つように加えられるので、チャタ
リングのない出力波形を得ることかできる。
に、フリップフロップ回路１と、このフリップフロップ
回路１の出力に関連する信号を入力し所定時間τ遅延さ
せる遅延回路２ど、この遅延回路２からの出力信号に対
応して入力信号Ｖ８の変化を前記フリップフロップ回路
１の入ノコに伝える選択回路３とを有することを特徴と
する特（作用） 上記構成の波形整形回路によれば、入力信号Ｖ、の変化
により出力■０が変化した後所定時間τの間は入力信号
ｖ１が変化しても、選択回路３の出力は遅延回路２の出
力により制御されてフリップフロップ回路１の入力にそ
の出力を保持状態に保つように加えられるので、チャタ
リングのない出力波形を得ることかできる。
（実施例）
以下本発明を図面を用いて詳しく説明する。
第３図は本発明に係わる波形整形回路の一実施例を示す
構成回路図である。■、は例えば比較器などからの入力
信号、３はこの入力信号Ｖｉが加わる選択回路である。
構成回路図である。■、は例えば比較器などからの入力
信号、３はこの入力信号Ｖｉが加わる選択回路である。
この選択回路３において、３１．３２は入力信Ｆｓ Ｖ
ｔがその入力の一端に加わるＮＯＲ回路およびＡＮＤ
回路である。１は前記選択回路３の出力が加えられるＲ
ＳＳフリップフロラ回路で、１１．１２はその入力の一
端にそれぞれ前記ＮＯＲ回路３１およびＡＮＤ回路３２
の出力が加わりそれぞれの入力の他端が互いに他方の出
力に接続するＮＯＲ回路である。２はこのＲＳＳフリッ
プフロラ回路１の出ノ］Ｖｏが加わる遅延時間τの遅延
回路で、２１はその一端が前記ＮＯＲ回路１２の出力端
子に接続しその他端が前記ＮＯＲ回路３１およびＡＮＤ
回路３２の入力の他端に接続する抵抗、２２はこの抵抗
２１の他端にその一端が接続しその他端がコモンに接続
するキャパシタンスである。
ｔがその入力の一端に加わるＮＯＲ回路およびＡＮＤ
回路である。１は前記選択回路３の出力が加えられるＲ
ＳＳフリップフロラ回路で、１１．１２はその入力の一
端にそれぞれ前記ＮＯＲ回路３１およびＡＮＤ回路３２
の出力が加わりそれぞれの入力の他端が互いに他方の出
力に接続するＮＯＲ回路である。２はこのＲＳＳフリッ
プフロラ回路１の出ノ］Ｖｏが加わる遅延時間τの遅延
回路で、２１はその一端が前記ＮＯＲ回路１２の出力端
子に接続しその他端が前記ＮＯＲ回路３１およびＡＮＤ
回路３２の入力の他端に接続する抵抗、２２はこの抵抗
２１の他端にその一端が接続しその他端がコモンに接続
するキャパシタンスである。
この様な構成の波形整形回路の動作について第４図のタ
イムチャートおよび第５図の状態説明図を用いて次に説
明する。
イムチャートおよび第５図の状態説明図を用いて次に説
明する。
第４図（イ）に示すようなチャタリング波形を含む信号
波形が入力信号Ｖ１として加わり、ｔ。
波形が入力信号Ｖ１として加わり、ｔ。
時点で人力■１がＬ（ローレベル）から１」（ハイレベ
ル）に変化すると、遅延回路出力ｖ３がト１なのでＮＯ
Ｒ回路３１の出力ｖ１はＬのままで変化しないが、ＡＮ
Ｄ回路３２の出力Ｖ２はＬからＨへ変化する。この結果
ＮＯＲ回路１２の出力ｖＯはＨからＬに反転する（第４
図（ロ））。
ル）に変化すると、遅延回路出力ｖ３がト１なのでＮＯ
Ｒ回路３１の出力ｖ１はＬのままで変化しないが、ＡＮ
Ｄ回路３２の出力Ｖ２はＬからＨへ変化する。この結果
ＮＯＲ回路１２の出力ｖＯはＨからＬに反転する（第４
図（ロ））。
遅延時間でと等しい長さの区間Ｔ２では遅延回路２の出
力■３はトルベルを保つから、出力ｖ１はＬのまま変ら
ないが、出力■２は入力Ｖ□のチャタリング波形（第４
図（イ））に対応して同位相で変化する。しかし入力Ｖ
１および■２が共にＬのときＲＳフリップ７０ツブ回路
１は前の値をそのまま保持するから、出力ＶｏはＬのま
ま変化しない（第４図（ロ））。
力■３はトルベルを保つから、出力ｖ１はＬのまま変ら
ないが、出力■２は入力Ｖ□のチャタリング波形（第４
図（イ））に対応して同位相で変化する。しかし入力Ｖ
１および■２が共にＬのときＲＳフリップ７０ツブ回路
１は前の値をそのまま保持するから、出力ＶｏはＬのま
ま変化しない（第４図（ロ））。
遅延時間τが経過して区間Ｔ２が終了すると、遅延回路
２の出力■３はＬとなるが前記同様の理由で出力ｖｏは
Ｌのまま変化しない（区間Ｔ３）。
２の出力■３はＬとなるが前記同様の理由で出力ｖｏは
Ｌのまま変化しない（区間Ｔ３）。
入力■、が時点ｔ２において１１からしに反転すると、
出力ｖ１がＬからＨに反転し、出力ＶＯを［からト１に
反転させる（第４図（ロ））。
出力ｖ１がＬからＨに反転し、出力ＶＯを［からト１に
反転させる（第４図（ロ））。
遅延時間τと等しい長さの次の区間Ｔ４では遅延回路２
の出力Ｖ３はトルベルを保つから、出力ｖ２はＬのまま
変らないが、出力Ｖ＋は入力Ｖｉのチャタリング波形（
第４図（イ）〉に対応して逆位相で変化する。しかし前
記同様人力ｖ１およびＶ２が共にＬのときＲＳフリップ
７０ツブ回路１は前の値をそのまま保持するから、出力
ＶｏはＨのまま変化しない（第４図（ロ））。
の出力Ｖ３はトルベルを保つから、出力ｖ２はＬのまま
変らないが、出力Ｖ＋は入力Ｖｉのチャタリング波形（
第４図（イ）〉に対応して逆位相で変化する。しかし前
記同様人力ｖ１およびＶ２が共にＬのときＲＳフリップ
７０ツブ回路１は前の値をそのまま保持するから、出力
ＶｏはＨのまま変化しない（第４図（ロ））。
遅延時間τが経過して区間Ｔ５が終了すると、遅延回路
２の出力ｖ３はＨとなるが出力■０はＨのまま変化しな
い（区間Ｔ５）。以下同様に繰り返す。
２の出力ｖ３はＨとなるが出力■０はＨのまま変化しな
い（区間Ｔ５）。以下同様に繰り返す。
上記のような構成の波形整形回路によれば、入力信号変
化による出力信号変化が生じた後、遅延時間τの間にチ
ャタリングなどにより入力信号が変化しても、出力がこ
れに応答しないので、チャタリングのない整形された出
力信号を得ることができる。
化による出力信号変化が生じた後、遅延時間τの間にチ
ャタリングなどにより入力信号が変化しても、出力がこ
れに応答しないので、チャタリングのない整形された出
力信号を得ることができる。
また比較器の出力を入力する場合には、比較器の閾値に
ヒステリシスなどを設ける必要がないので、ノイズの重
畳したアナログ信号について、高精度の比較を行うこと
ができる。
ヒステリシスなどを設ける必要がないので、ノイズの重
畳したアナログ信号について、高精度の比較を行うこと
ができる。
第３図の回路では入力信号に対して反転した位相の出力
を得ているが、出力をさらにＮＯＴ回路などで反転すれ
ば、入力信号と同位相の出力を得ることができる。
を得ているが、出力をさらにＮＯＴ回路などで反転すれ
ば、入力信号と同位相の出力を得ることができる。
第６図は本発明に係る波形整形回路の第２の実施例で、
第３図のＲＳフリップ７０ツブ回路１のＮＯＲ回路１１
の出力をＮＯＴ回路６を介して取り出したものを示す回
路構成図である。第３図の実施例では、ＮＯＲゲート１
２の負荷が重い場合に、その応答の遅れにより誤動作を
発生する可能性があるが、ＮＯＴ回路６を挿入して負荷
を軽減することにより、これを防止できる。
第３図のＲＳフリップ７０ツブ回路１のＮＯＲ回路１１
の出力をＮＯＴ回路６を介して取り出したものを示す回
路構成図である。第３図の実施例では、ＮＯＲゲート１
２の負荷が重い場合に、その応答の遅れにより誤動作を
発生する可能性があるが、ＮＯＴ回路６を挿入して負荷
を軽減することにより、これを防止できる。
（発明の効果）
以上述べたように本発明によれば、閾値を変化さゼるこ
となくノイズによるチャタリングを消去する波形整形回
路を簡単な構成で実現できる。
となくノイズによるチャタリングを消去する波形整形回
路を簡単な構成で実現できる。
第１図は本発明に係る波形整形回路の基本構成を示す構
成ブロック図、第２図は従来の波形整形回路の動作を示
すためのタイムチャート、第３図は本発明に係る波形整
形回路の一実施例を示す回路図、第４図は第３図の回路
の動作を説明するためのタイムチャート、第５図は同じ
く動作説明用の状態説明図、第６図は第３図の回路の一
部を変形した第２の実施例を示す回路図である。 １・・・フリップフロップ回路、２・・・遅延回路、３
・・・選択回路、τ・・・所定時間、ｖｌ・・・入力信
号、■。・・・出力信号。 ｍ−〉
成ブロック図、第２図は従来の波形整形回路の動作を示
すためのタイムチャート、第３図は本発明に係る波形整
形回路の一実施例を示す回路図、第４図は第３図の回路
の動作を説明するためのタイムチャート、第５図は同じ
く動作説明用の状態説明図、第６図は第３図の回路の一
部を変形した第２の実施例を示す回路図である。 １・・・フリップフロップ回路、２・・・遅延回路、３
・・・選択回路、τ・・・所定時間、ｖｌ・・・入力信
号、■。・・・出力信号。 ｍ−〉
Claims (1)
- フリップフロップ回路と、このフリップフロップ回路の
出力に関連する信号を入力し所定時間遅延させる遅延回
路と、この遅延回路からの出力信号に対応して入力信号
の変化を前記フリップフロップ回路の入力に伝える選択
回路とを有し、前記入力信号の変化により出力が変化し
た後前記所定時間の間は入力信号変化に対して出力が応
答しないように構成したことを特徴とする波形整形回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421884A JPS6132616A (ja) | 1984-07-25 | 1984-07-25 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421884A JPS6132616A (ja) | 1984-07-25 | 1984-07-25 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6132616A true JPS6132616A (ja) | 1986-02-15 |
Family
ID=15579425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15421884A Pending JPS6132616A (ja) | 1984-07-25 | 1984-07-25 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132616A (ja) |
-
1984
- 1984-07-25 JP JP15421884A patent/JPS6132616A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0478215A (ja) | マスタースレーブ型フリップフロップ回路 | |
| KR100430609B1 (ko) | 클록 신호로부터의 펄스 신호 생성 회로 | |
| JPH0343810B2 (ja) | ||
| US4101790A (en) | Shift register with reduced number of components | |
| JPS6132616A (ja) | 波形整形回路 | |
| US4423338A (en) | Single shot multivibrator having reduced recovery time | |
| JPS6058705A (ja) | 周波数変換回路 | |
| US20030117300A1 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
| JPH052016B2 (ja) | ||
| JPH0543544Y2 (ja) | ||
| EP0388615B1 (de) | CMI-Decodier- und Taktrückgewinnungseinrichtung | |
| JP2595103Y2 (ja) | 差動ゲートによるタイミング調整回路 | |
| JPH03228424A (ja) | ノイズ除去回路 | |
| KR0115033Y1 (ko) | 이중 펄스폭 변조회로 | |
| SU1503068A1 (ru) | Устройство дл распределени и задержки импульсов | |
| JPS6239569B2 (ja) | ||
| JP2630081B2 (ja) | スイッチドキャパシタ回路 | |
| JPH02233014A (ja) | 正負信号発生回路 | |
| JPS6343411A (ja) | 移相装置 | |
| JPS5849047B2 (ja) | 波形整形回路 | |
| JPH0534726U (ja) | チヤツタリングノイズ防止回路 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 | |
| JPH054052U (ja) | Ｉｃ試験装置の波形制御回路 | |
| KR970004648A (ko) | 클럭신호 선택 출력회로 | |
| JPH02298115A (ja) | クロックデューティ比補正回路 |