JPS6132678B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は自動リズム演奏装置の改良に関す
る。 第１図に示すように、従来の自動リズム演奏装
置は、基本のテンポクロツクパルスTCPを発振
し、このパルスTCPを分周回路１で適宜分周し
て種々の周期のパルスを形成し、これらのパルス
をリズムパターン形成回路２で適宜組合わせて数
10種類のリズムパターン信号（パルス列）を形成
し、これらのリズムパターン信号をリズム選択ス
イツチ４における選択に応じてリズム選択回路３
にて適宜種類選択組合わせて出力し、その出力に
応じて音源部５における所要の打楽器音源を発振
駆動するようになつている。この音源部５はシン
バル、マラカス等各種打楽器音に対応した発振器
を個々に備えるアナログ式回路であるので、分周
回路１、リズムパターン形式回路２及びリズム選
択回路３から成るパターンジエネレータ部６が
IC化によつてコスト、信頼性、実装面等で改良
されているのに対して、音源部５はIC化されて
いなかつた。 この発明は自動リズム演奏装置の音源部をデジ
タル化することにより自動リズム演奏装置全体の
完全デジタル化を実現し、IC化を容易にするこ
とによりコスト、信頼性、実装面での改善を計ろ
うとするものである。この発明は、パターンジエ
ネレータ部から出力した各打楽器音に対応するリ
ズムパターン信号（パルス）を時分割化し、時分
割化したものを当該打楽器音の周波数に対応する
デジタル信号に変換し、このデジタル信号に応じ
て波形記憶装置から打楽器音の波形振幅を逐次読
み出すようにしたものである。 以下図面を参照してこの発明の実施例を説明す
る。 第２図において、パターンジエネレータ部６は
従来から周知の回路で、発振器７から発振された
テンポクロツクパルスTCPは複数段の分周回路
１に加わる。分周回路１は複数ビツトのバイナリ
カウンタで、リズム演奏を行なうときはスタート
ストツプスイツチ８を投入して分周回路１を動作
可能にし、パルスTCPを計数させる。リズムパ
ターン形成回路２は前記分周回路１の出力に応じ
て所定のリズムパターン信号を形成するもので、
数10種類のリズムパターン信号が夫々各別のパル
ス列で出力されるように構成されている。リズム
パターン形成回路２はダイオードマトリクスある
いはリードオンリイメモリなどを用いて構成され
る。 リズム選択回路３は、ワルツ、タンゴ等各種リ
ズムを選択するリズム選択スイツチ４におけるリ
ズム選択操作に応じて、リズムパターン形成回路
２の全出力パルス列の中から所定の組合わせで一
乃至数種のリズムパターン信号（パルス列）を選
択し、これら選択されたリズムパターン信号を当
該選択リズムにおける所定の打楽器音に対応する
出力ライン９に導く。例えば、リズム選択回路３
の出力ライン９における11本の出力ラインは下記
第１表に示すような11種類の打楽器音に夫々対応
している。出力ライン９は所要各ラインには、選
択されたリズムに応じて所定のリズムパターン信
号（パルス列）がそれぞれ導かれる。第１表は、
各打楽器音の音質を決定する波形及び周波数の１
例を示したもので、ノイズ減衰音Ｎのみのもの、
あるいは正弦波減衰音Ｓのみのもの、あるいはノ
イズ減衰音Ｎと正弦波減衰音Ｓが混合したものＮ
＋Ｓなどがある。

【表】 ライン９の信号はチヤンネルセパレータ１０に
加わり、各打楽器種類別に時分割化される。時分
割化された信号はエンコーダ１１に加わり、４ビ
ツトのコード信号C₁，C₂，C₃，C₄に変換され、
多重化される。また、ノイズ減衰音系の信号はオ
ア回路１２を介してノイズ音源１３に導びかれ
る。時分割多重化された各打楽器音に対応するコ
ード信号C₁〜C₄はホールド回路１４で保持さ
れ、波形読み出し及びエンベロープ付与のために
利用される。 第３図はチヤンネルセパレータ１０、エンコー
ダ１１及びホールド回路１４の詳細例を示すもの
で、チヤンネルセパレータ１０は10段のシフトレ
ジスタ１５の各段の出力“１”によつてクロツク
パルスφのタイミングで順番に動作可能にされる
10個のアンド回路１６−１〜１６−１０を有して
おり、各アンド回路１６−１〜１６−１０には各
打楽器音に対応するライン９の信号が各別に加わ
つている。シフトレジスタ１５の全段の出力がオ
ア回路１７に加わり、すべての出力段が“０”と
なつたとき最初の段に“１”を読み込むようにな
つており、単一の信号“１”がシフトレジスタ１
５内を循環する。アンド回路１６−１〜１６−１
０はクロツクパルスφの速度で時分割的に動作可
能となるので、アンド回路１６−１〜１６−１０
において各打楽器音に対応するリズムパターン信
号が時分割的に選択されることになる。なお、時
分割レートを決定しているクロツクパルスφはリ
ズムパターン信号のパルス時間幅よりもはるかに
速い。図の例において、スネアドラム・リムシヨ
ツトSDHの音はスネアドラム・ノイズ系SDNと
ハイボンゴHBを同時に鳴らした音であるため、
スネアドラム・リムシヨツトSDHのリズムパタ
ーン信号をダイオード１８，１９を介してスネア
ドラム・ノイズ系SDNとハイボンゴHBに対応す
るアンド回路１６−４及び１６−６に導いてい
る。 チヤンネルセパレータ１０における時分割化の
結果、各打楽器音が割当てられるチヤンネルのタ
イムスロツトを第４図に示す。第４図に示すタイ
ムスロツトの通り各アンド回路１６−１〜１６−
１０が動作可能となるわけであるが、このときリ
ズムパターン信号のパルスが生じている打楽器音
に対応するアンド回路（１６−１〜１６−１０の
いずれか）だけが信号１を出力する。 エンコーダ１１は例えば各ビツトに対応する４
つのオア回路２０，２１，２２，２３を有してお
り、各アンド回路１６−１〜１６−１０から出力
された信号“１”を４ビツトC₁〜C₄のコード信
号にエンコードする。例えばシンバルCY₁の場合
アンド回路１６−１の出力はオア回路２０のみに
加わり、ビツトC₁が“１”で、ビツトC₂〜C₄が
“０”である“1000”というコード信号となる。
また、マラカスMAの場合、アンド回路１６−３
の出力はオア回路２０及び２１に加わり、ビツト
C₁，C₂が“１”でビツトC₃，C₄が“０”である
“1100”というコードとなる。第３図において、
オア回路２０〜２３の入力線と丸印で交叉してい
るアンド回路１６−１〜１６−１０の出力線が当
該オア回路に入力されることを示している。アン
ド回路１６−１〜１６−１０の出力は前述のよう
に時分割化されているから、エンコーダ１１から
は各打楽器音のコード信号C₁〜C₄が時分割多重
化されて出力される。 ホールド回路１４はコードの各ビツトC₁〜C₄
に対応してそれぞれ10段のシフトレジスタ２４、
オア回路２５、及びアンド回路２６を有してい
る。シフトレジスタ２４の段数は時分割チヤンネ
ル数と同じである。エンコーダ１１の出力コード
C₁〜C₄は各オア回路２５を経て各シフトレジス
タ２４に記憶され、その最終段の出力が各アンド
回路２６、オア回路２５を介して再びシフトレジ
スタ２４に記憶される。従つて、ライン９におい
て或る打楽器音に関してリズムパターン信号が出
力されると、そのリズムパターン信号のパルスが
生じたときだけその打楽器音のタイムスロツト
（第４図参照）においてエンコーダ１１からその
打楽器音を表わすコード信号C₁〜C₄が発生し、
そのコード信号C₁〜C₄がホールド回路１４にお
いて各シフトレジスタ２４に記憶され、同じ打楽
器音に関する次のタイムスロツト（同じチヤンネ
ル時間）になるとシフトレジスタ２４から出力さ
れるが、各アンド回路２６を介して再びレジスタ
２４に記憶され、こうしてホールド回路１４にて
コード信号C₁〜C₄が時分割的に記憶保持され
る。当該タイムスロツト（チヤンネル）において
発音が終了し、デイケイ終了信号DFが生じると
（“１”になると）、インバータ２７の出力が
“０”となつてアンド回路２６が動作不能とな
り、記憶保持が解除される。 ホールド回路１４で保持され、時分割多重化出
力される各打楽器音に対応するコード信号C₁〜
C₄は、周波数レートメモリ２８、アタツクレー
トメモリ２９及びデイケイレートメモリ３０（第
２図）に加わり、各メモリ２８〜３０のアドレス
入力となる。周波数レートメモリ２８は各打楽器
音の周波数（前記第１表参照）に対応した数値を
２進情報で記憶しているもので、周波数レートメ
モリ２８から読み出した数値情報Ｆをカウンタ３
１で積算し、カウンタ３１の出力を波形メモリ３
２のアドレス入力として用いる。時分割用クロツ
クパルスφの速さが１μｓだとすると、カウンタ
３１で数値情報Ｆが積算される回数はチヤンネル
数が10なので10×10^-6（秒）に１回である。また
波形メモリ３２には１周期波形が64個のサンプル
点によつて記憶されているとすると、周波数ｆ
（Hz）の打楽器音の数値情報Ｆは、 Ｆ＝ｆ×64×10^-5 という式によつて与えられる。しかし、シンバ
ル、マラカス、スネアドラム・ノイズ系などのノ
イズ減衰音のみの打楽器音は特定周波数がなく、
波形メモリ３２を使用しないため、それらノイズ
減衰音のコード信号C₁〜C₄が周波数レートメモ
リ２８にアドレス入力された場合は数値０を読み
出すようにし、波形カウンタ３１を駆動しない。 波形カウンタ３１は、クロツクφによつてシフ
トされる10段のシフトレジスタ３１ａと加算器３
１ｂとを有しており、周波数レートメモリ２８か
ら供給される各チヤンネルの数値情報Ｆの値を時
分割的に積算計数する。波形カウンタ３１の計数
出力をアドレスとして波形メモリ３２から各波形
サンプル点振幅を読み出す。波形メモリ３２には
例えば正弦波の１周期波形が記憶されている。 波形メモリ３２から読み出される正弦波信号の
アタツク、デイケイ等の振幅エンベロープは、エ
ンベロープメモリ３３から読み出されるエンベロ
ープ信号によつて制御される。エンベロープメモ
リ３３には、第５図に示すようなアタツクＡとデ
イケイＤの特性をもつエンベロープ信号を正負対
称（＋Ｅ、−Ｅ）に記憶している。エンベロープ
におけるアタツク時間及びデイケイ時間は、アタ
ツクレートメモリ２９及びデイケイレートメモリ
３０から読み出される数値の大きさによつて決定
される。各打楽器音は夫々アタツク時間、デイケ
イ時間が異なるので、各打楽器音に対応した数値
をメモリ２９及び３０に夫々記憶しておく。音の
出始めにおいてはインバータ３４からの信号
“１”によつてアタツクレートメモリ２９が動作
可能となる。アタツクレートメモリ２９は、ホー
ルド回路１４から時分割的に加わる打楽器音コー
ドC₁〜C₄に応じて該打楽器音のアタツク時間に
対応した数値を読み出す。この数値はエンベロー
プカウンタ３５において順次積算計数され、該エ
ンベロープカウンタ３５の出力がエンベロープメ
モリ３３を読み出すためのアドレスとなる。エン
ベロープカウンタ３５は前記周波数カウンタ３１
と同様に加算器とシフトレジスタを有しており、
各チヤンネルの時分割共用が可能となつている。
アタツクレートメモリ２９から読み出される数値
の大きさに比例した速さでエンベロープカウンタ
３５の計数値が増加するので、該数値の大きさに
応じてエンベロープメモリ３３から読み出される
アタツク部分のエンベロープＡの時間が制御され
る。例えば数値が大きければアタツク時間が短か
くなり、アタツクエンベロープの立上りは急峻に
なる。 エンベロープカウンタ３５の計算値がアタツク
エンベロープの最終アドレスに達したとき（例え
ば“1111”）アンド回路３６の条件が成立してオ
ア回路３７を経て信号“１”を出力する。従つて
インバータ３４の出力は“０”となり、アタツク
レートメモリ２９は動作不能となる。このときデ
イケイレートメモリ３０が動作可能となり、ホー
ルド回路１４から時分割的に加わる打楽器音コー
ドC₁〜C₄に応じて該打楽器音のデイケイ時間に
対応した数値の該メモリ３０から読み出す。エン
ベロープカウンタ３５では、アタツクエンベロー
プの最終アドレスの上に更にデイケイレートメモ
リ３０から読み出した数値を順次加算し、エンベ
ロープメモリ３３のアドレスを更に進める。エン
ベロープメモリ３３において、アタツクの次にデ
イケイエンベロープが記憶されているので、デイ
ケイ部分のエンベロープ波形ＤがアタツクＡに引
き続いて読み出される。アタツクのときと同様に
デイケイ時間はデイケイレートメモリ３０から読
み出された数値の大きさによつて制御される。従
つて、アタツクレートメモリ２９及びデイケイレ
ートメモリ３０に各打楽器音毎に適宜の数値を記
憶しておけば、各打楽器音の立上り及び減衰特性
に応じた望ましいエンベロープ信号（＋Ｅ、−
Ｅ）を得ることができる。 エンベロープカウンタ３５の計数値がデイケイ
エンベロープの最終アドレスに達したとき（例え
ば“111111”）アンド回路３８の条件が成立し、
同回路３８の出力が“１”となり、デイケイ終了
信号DFが発生する。これによつて、ホールド回
路１４の当該チヤンネルの記憶がクリアされ、更
に、波形カウンタ３１、エンベロープカウンタ３
５の当該チヤンネルの内容がクリアされ、当該チ
ヤンネルの発音が終了する。 波形メモリ３２及びエンベロープメモリ３３に
は、例えば特願昭47−106945号（特開昭49−
66121号）「半導体波形記憶装置」の明細書に記載
されたようなメモリを使用することができる。す
なわち、各アドレスにおける振幅電圧に対応した
電圧を得る分圧回路と、アドレス入力に応じて開
放される電子スイツチとを具え、所望のアドレス
の振幅電圧を分圧回路から取り出せるような構成
のものである。エンベロープメモリ３３から正負
対称に読み出したエンベローブ波形＋Ｅ、−Ｅ
（第５図参照）を波形メモリ３２における分圧回
路の正負電源として供給する。従つて、エンベロ
ープ波形の時間的振幅変化にともなつて波形メモ
リ３２の分圧回路電源が変動し、その分圧回路か
ら取り出される各波形サンプル点振幅値が変化す
る。かくして、第６図に示すように予じめエンベ
ロープ制御された正弦波形が波形メモリ３２から
読み出されることになる。勿論、これに限らず、
乗算器あるいは係数器などを使用して波形信号に
エンベロープをつけることができる。 チヤンネルセパレータ１０で時分割化されたノ
ズル減衰音系の各打楽器音に関するリズムパター
ン信号はオア回路１２を経て多重化され、ノイズ
音源１３のゲート回路３９に加わり、ゲートの開
放を制御する。ゲート回路３９にはノイズパルス
発生器４０からランダムな周期のパルスが入力さ
れる。ノイズ音源１３の詳細を第７図に示すす
と、ノイズパルス発生器４０は９ビツトのシフト
レジスタ４１と排他オア回路４２、ノア回路４３
及びオア回路４４から成るランダムパルスジエネ
レータによつて構成される。シフトレジスタ４１
はクロツクパルスφによつてシフトされるが、最
終段からは第８図Ｃに示すように全くランダムな
周期でパルスが発生する。オア回路１２からの出
力“１”によつてゲート回路３９が開放されたと
きのみシフトレジスタ４１からのランダムパルス
が波形メモリ３２に導出される。 例えばシンバルCY₁のリズムパターンパルスが
ライン９（第２図）に第８図ａに示すように現わ
れるとする。シンバルCY₁はチヤンネルセパレー
タ１０において第１チヤンネルに割当てられるの
で、シンバルCY₁が割当てられる第１チヤンネル
の時間だけについてオア回路１２の出力を示せば
第８図ｂのようになる。この場合、第８図ｂに示
すタイミングでゲート回路３９が開放される。従
つて、第８図ｃに示すランダムパルスはゲートの
開放時に選択され、ゲート回路３９の出力は第８
図ｄのようになる。 ゲート回路３９の出力は波形メモリ３２のアド
レスデコーダ３２ａに最上位ビツト（ウエイト３
２）にオア回路４５を介して入力される。また、
ゲート回路３９を制御した前記オア回路１２の出
力（時分割的多重化されたノイズ減衰音のリズム
パターンパルス、第８図ｂは参照）はオア回路４
６を介して最上位ビツトより１ビツト下のビツト
（ウエイト１６）のデコーダ３２ａ入力に加わ
る。オア回路４５，４６の出力（つまり上位２ビ
ツトのアドレス）にもとづいて波形メモリ３２か
らノイズ波形が読み出される。リズムパターンパ
ルスが発生したノイズ音のチヤンネル時間におい
ては、オア回路４６の出力は常に“１”であり
（第８図ｂ参照）、またそのチヤンネル時間におい
てゲート回路３９からランダムパルスが出力され
たときオア回路４５の出力は“１”となる（第８
図ｄ参照）。従つてノイズ波形を読み出すアドレ
スは２つだけである。すなわちオア回路４５の出
力が“１”のときは波形メモリ３２のアドレス入
力コードは“110000”であり、48番地である。ま
た、オア回路４５の出力が“０”のときは
“010000”であり、16番地である。従つて、ノイ
ズ波形は波形メモリ３２に記憶した正弦波形の16
番地と48番地のサンプル点振幅のみによつて形成
される。第９図に示すように、16番地と48番地の
振幅は正弦波の正と負のほぼ最大振幅である。 従つて、第８図ｄの場合、時分割によつて割当
てられたタイムスロツトt₁，t₂，t₄，t₅，t₆のとき
波形メモリ３２のアドレスは16であるから正の振
幅電圧を読み出し、タイムスロツトt₃，t₇のとき
はアドレス48であるから負の振幅電圧を読み出
す。時分割クロツクによる時間の途切れを無視し
て第８図ｄのパルスによつて読み出されるノイズ
波形の大略を描けば、概ね第８図ｅのようにな
る。なお、実際はリズムパターンパルス（第８図
ａ）と時分割クロツク（第８図ｂ）との時間スケ
ールにはもつと大きなひらきがある。（例えば、
リズムパターンパルスは数Hzであり、一方時分割
クロツクは数百KHz〜1MHzである）。 勿論、ノイズ減衰音の場合もそのコードC₁〜
C₄がホールド回路１４で保持され、アタツクレ
ートメモリ２９及びデイケイレートメモリ３０か
ら適宜の数値が読み出され、エンベロープメモリ
３３からエンベロープ波形＋Ｅ、−Ｅが読み出さ
れる。従つて、波形メモリ３２から出力されるノ
イズ波形にはエンベロープが付加されている。 波形メモリ３２から読み出される波形は正弦波
形とノイズ波形が時分割多重化されているもので
あり、これをクロツク除去フイルタ４７に加え
て、時分割クロツクによる高周波成分を除去す
る。その後、オーデイオランプ４８、スピーカ４
９を経て発音される。 なお、ノイズと正弦波が混合した打楽器音（ス
ネアドラム・ノイズ系SDD）の場合、波形メモ
リ３２を正弦波とノイズ波形の両方の読み出しに
同時に使用することができない。そこで第３図に
示すように、チヤンネルセパレータ１０において
スネアドラム・ドラム系SDDの入力ラインをダ
イオード５０を介してスネアドラム・ノイズ系
SDNのラインに接続し、ノイズ系と正弦波系と
を別チヤンネルで処理するようにしている。 以上説明したようにこの発明によれば、自動リ
ズム演奏装置の音源部の完全デジタル化を達成す
ることができる。

【図面の簡単な説明】

第１図は従来の自動リズム演奏装置を説明する
ためのブロツク図、第２図はこの発明の一実施例
を示すブロツク図、第３図は第２図のチヤンネル
セパレータ、エンコーダ及びホールド回路の詳細
を示すブロツク図、第４図はチヤンネルセパレー
タにおいて割当てられる各種打楽器音の時分割チ
ヤンネルのタイムスロツトを示すグラフ、第５図
はアタツク及びデイケイのエンベロープ形状の一
例を示すグラフ、第６図はエンベロープ制御され
た打楽器音の波形信号の一例を示すグラフ、第７
図はデジタル式のノイズ音源の詳細を示すブロツ
ク図、第８図は第７図に関連してノイズ波形の発
生を説明するタイミングチヤート、第９図は波形
メモリに記憶した正弦波１周期波形振幅とアドレ
スの関係を示すグラフである。 ６……パターンジエネレータ部、１０……チヤ
ンネルセパレータ、１１……エンコーダ、１３…
…ノイズ音源、１４……ホールド回路、２８……
周波数レートメモリ、２９……アタツクレートメ
モリ、３０……デイケイレートメモリ、３１……
波形カウンタ、３２……波形メモリ、３３……エ
ンベロープメモリ、３５……エンベロープカウン
タ。

Claims (1)

1. 【特許請求の範囲】 １ 選択されたリズムに対応して各打楽器音の発
   音タイミングをそれぞれ示すリズムパターン信号
   を発生し、該リズムパターン信号に対応して各打
   楽器音を発生する自動リズム演奏装置において、 前記リズムパターン信号の各打楽器音に対応す
   る信号を各打楽器音に対応して設定された時分割
   チヤンネルにそれぞれ割当てる割当て手段と、 各打楽器音に対応する波形データを複数のサン
   プル点振幅値で各アドレスにそれぞれ記憶する波
   形メモリ手段と、 前記割当て手段によつて割当てられた各打楽器
   音に対応する信号に対応して前記波形メモリ手段
   に記憶された波形データを読み出すためのアドレ
   ス信号を各時分割チヤンネル毎に形成し、該アド
   レス信号によつて前記波形メモリから各打楽器音
   に対応する波形データを時分割で読み出す波形デ
   ータ読出手段と、 前記波形データ読出手段により前記波形メモリ
   手段から読み出された波形データに対応して各打
   楽器音を自動発生する楽音発生手段と を具えた自動リズム演奏装置。 ２ 割当て手段は、リズムパターン信号の各打楽
   器音に対応する信号を当該打楽器音に対応する符
   号情報に変換する手段を有する特許請求の範囲第
   １項記載の自動リズム演奏装置。