JPS6135654A

JPS6135654A - データ圧縮装置

Info

Publication number: JPS6135654A
Application number: JP15617385A
Authority: JP
Inventors: セミオン・バーコヴイツチ; コリーン・ルー・ウイルソン; クリス・ジエローム・ウオルター
Original assignee: Allied Corp
Current assignee: Honeywell International Inc
Priority date: 1984-07-17
Filing date: 1985-07-17
Publication date: 1986-02-20
Also published as: EP0169338A3; EP0169338A2; CA1242799A; US4598411A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔利用分野〕本発明は、データ圧縮装置に関し、更に詳細にに、ワー
ドーリプレゼンテーション・バイのアソシエイテイプ・
プロセシング（■ＡＰ）バッファとコンテント・インチ
ニースト・トランザクショ／φオーバーラツプ（ＣＩＴ
Ｏ）伝送プロトコルとを用いたオン・ザ・フライ・デー
タ圧縮装置に関する。

〔従来技術〕

テレビカメラ等の装置の出力のような画像・情報を伝送
する際、データ圧縮は、データを伝送するのに必要なチ
ャネル帯域１ｆ！’を減少するので、有効な手段でるる
。また、データ圧縮は、所定量のデータの記憶要求量を
減少するのて、これは多量のデータを記憶するのにも使
用できる。

データ圧縮の様々な方法が一知でるる。発明者コムラ（
Ｋｏｍｕ　ｒａ　）他による米国特許第３４０１，７３
７号には、１つの走査ラインのバイナリコード化ビデオ
信号を前のラインの信号と少しずつ比較するビデオ信号
圧縮及び拡大装置が示されている。ここでは、圧縮コー
ディングは、基準バイナリコード化ビデオ信号に関して
行なっている。発明者コムラ（Ｋｏｍｕｒａ）他による
米国特許第３，８９５，１８４号に示す他の装置では、
コード化及び圧縮信号ｔバッファメモＩＪ　を介して記
憶装置内に一時記憶しかつバッファ伝送及び受信機能葡
有するファクシミリが示されている。バッファメモリに
記憶されたデータの量が所定のレベルを超えた揚台、次
の走査ラインのビデオ信号は、前の走査ラインのビデオ
信号と完全に等しいと見なされる。また、発明者モリン
（Ｍｏｒｒｉｎ）Ｋよる米国特許第３．９８′１４１２
号には、バウンダリ・フォロワを使用したデータ圧縮装
置が示されている。この装置は、最初の黒の画素が確め
られるまで、ラスタが画像全走査するようにしている。

この画像の外側境界はカーソルを駆動するボーダー・フ
ォロワによりエンコードされる。ボーダーフォロワは、
それがチェ−ン・リンク・コード形式の一連の離散的特
質的な方位（アジマス）として出会った場合には６黒の
画ｙを記憶する。発明者ジョハネンン（、Ｊｏｈａｎｎ
ｅｓｓｏｎ）による米国特許第４，０８７．’ｌ　８８
号に社、画儂ヲ解析しかり幾可字形状用の特別なエンコ
ーティング全使用することに１クテータ圧縮を行なう装
置が示されている。また、発明者アダナ（Ａｄａｃｈｉ
）による米国特許＠４，２７０，１４８号においては、
データ圧縮用のラン・レングス・エンコーティング技術
に基づい几装置が示されており、一方発明者カシオハ（
Ｋａｓｈｉｏｈａ）他による米国特許第４，２８８，８
１６号には、異なるサンプル点で同じ画像全繰返し走査
する技術が示されている。更に、発明者ミツチェル（Ｍ
ｔｔｅｈａｌｌ）による米国特許第４，３５５，３０６
号には垂直基準及びラン・レングス・エンコーティング
を用いて、可変長コード・ワードをダイナミックウスタ
ックにおける固定位置に割り当てることにより画像をエ
ンコードする装置が示されている。

ここに示されるす°／・ザ・フライ・データＥｆＪｆ装
置社、１９８２年１１月３日米国特許顛第４３へ０１２
号、発明の名称［コンテント・インデユースド働トラン
ザクション・オーバーラツプ通信装置Ｊと題する発明に
示されたものと同様のコンテント・インチニースト−ト
ランザクション参オーバーラツプ（ＣＩＴＯ）伝送プロ
トコル及びワード・リプレゼンテーション・バイ・アソ
シエイテイプ・プロセシング（ＷＲＡＰ）バッファ全周
いてデータ圧縮を行なう他の方法でおる。

〔発明の概要〕

本発明は、データソースと最終的利用装置との間で伝送
されるデータを圧縮するオン・ザーフライ・データ圧縮
装置でるる。このデータ圧縮装置は、前のデータビット
伝送とは異なるデータビットの数會表わ丁ビットφポジ
ションｅビットトデータピットとのインターリブド伝送
から成る圧縮形式で、データソースから受信したデータ
をデータ通信チャネルに伝送する少くとも１つのデータ
圧縮モジュールと；上記通信チャネルに伝送されたデー
タビット及びビット・ポジション・ビットに石答し、デ
ータソースにより生じたような元の形式にデータを再構
成するデコーダから成っている。

各データ圧縮モジュールは、複数のサブ・モジュールか
ら成り、各サブ・モジュールは、データソースから受信
したデータの所定のセグメント全複数の離散的データレ
ジスタに一時記憶するデータ記憶装置と；伝送されるべ
きデータピッＦをデータレジスタから繰返し選択する装
置と、サブ・モジュールにおける全データが伝送される
まで内容インデユースド噂トランザクション−オー／＜
−ラップ・プロトコルを用いて他のサブ・モジュールに
より選択されたデータビットと同時に、１度に１つ、通
信チャネルに上記選択されたデータピッ）１−伝送する
装置と；任意のサブ・モジュールにおける任意のデータ
レジスタからの全データビットが完全に伝送されるたび
ごとに応答し、他のサブ・モジュールと同時に通信チャ
ネルに上記ビット・ポジション・ビットを伝送し、その
後のデータビットが選択される各データレジスタ？識別
するビットーコンペティション装置を有している。

伝送されたビット拳ポジション参ビットは、まだ伝送さ
れていない最小数のビットを有するデータレジスタに残
っているデータビットの数ヶ表わしている。

本発明の利点は、データ全伝送する際、データ全圧縮し
、従って圧縮されたデータの伝送に必要な帯域ｔかなり
減少することができることでるる。

〔５ｊ！施例〕以下、添付の図面に基づき、本発明の実施例について説
明する。

オン・ザ・フライψデータ圧縮装置は、データソースと
利用装置との間で伝送されるデータの量を減少するもの
で、かつＣＲＴナイスプレイのテイジタル化画像うスク
を伝送するのに適用し得る。

第１回灯オン・ザ・フライ・データ圧縮装置のブロック
図でるる。第１図において、データソース１０からのテ
イジタル化されたデータは、少くとも１対のデータ圧縮
モジュール１２．１４に送られる。ここで、ディジタル
化データは、ワード・リプレゼンテーションｅバイ・ア
ソシエイテイブ・プロセシング（ＷＲＡＰ）バッファに
おいてバッファされ、力１つ１９８２年１１月３日に出
願された米国特許願第４３９，１０２づに開示されてい
るようなコンテント・インチニースト・トランザクショ
ン・オーバーラツプ（ＣＩＴＯ）　フロトコ＃全使用し
て圧縮される。２つのデータ圧縮モジュール１２．１４
は、データがデータ圧縮モジュールの１つに送られてい
る時、他のデータ圧縮モジュールがトランスミッタ１６
に工９通信り／り２４を介してデコーダ１８に圧縮デー
タｔシリアルで伝送しているように、通常の多重バッフ
ァ全行なう。

通信リンク２４＃″ｔ１有線のリンクか、または同知の
工うな無線通信リンクである。伝送距離が比較的短い装
置では、トランスミッタ１６を省略し、データ圧縮モジ
ュール１２．１４及びテコータ１８間で直接的に伝送す
ることができる。

デコーダ１８は、圧縮形式から元の形式に、受信したデ
ータを再構成（デコード）し、ディスプレイバッファ２
０にこのデコードしたデータを一時的に記憶する。ディ
スプレイバッファ２０におけるデコード化データは、そ
の後この装置の、最終受信装置である利用装置２２に送
られる。ナイスプレイバッファ２０ｔ１．２つのデータ
圧縮モジュール１２．１４からのデータを又互に記憶す
る一対のバッファから成っている。従って、一方のバッ
ファがデコード化データ全ロードしている時、他のバッ
ファはデータを利用装置２２に伝送している。この逆も
また同様である。

非圧縮データリンクは、データソース１０とデータ圧縮
モジュール１２．１４間のデータリンク２６や、デコー
ダ１８とディスプレイバッファ２０間のデータリンク２
Ｂや、ティスゲレイバッファ２０と利用装置２２間のデ
ータリンク３０のように太い通信リンクで示されている
。本笑雄側において、データソース１０は、ディジタル
化画像情報金出力する記憶装置や！Ｆ、たけテレビカメ
ラでろり、利用装置２２はテレビ受信機、同様の形式の
ビジュアルディスプレイ装置、または別の記憶装置であ
る。

第２図に示すように、データ圧縮モジュール１２ま７ｊ
Ｆｉ１４（ｄ、ＣＩＴＯ−ＷＲＡＰ　？ブーモジュール
３２−１．３２−２〜３２−Ｎと表わされているＩＮ’
個のコンテント・インチニースト嗜トランザクション・
オーバーラツプ（ＣＩＴＯ）インターフェイス及びワー
ド・リプレゼンテーション・バイ・アソシエイティブ・
プロセシング（ＷＲＡＰ）バッファから成っている。各
ＣＩＴＯ−ＷＲＡＰサブ・モジュール（これｔ単に３２
で表ゎ丁）は、データリンク２６に接続し、本実梅例で
はチータフ−、’、１（１’ら受信し次データの単一フ
レーム全記憶する。複数のＣＩＴＯ−ＷＲＡＰ装置３２
−１〜３２−Ｎは、データの連続フレームが発生される
時、それらｔ共同して記憶する。各データ圧縮モジュー
ル１２ま＊ｔ１１４における複数＋７）ＣＩＴＯ−ＷＲ
ＡＰサブ・モジュール３２のデータフレームの集９は、
１データパケツト“と呼称される。各ＣＩ　ＴＯ−ＷＲ
ＡＰサブ拳モジュール３２の出力は、伝送バッファとし
て働く外部ＣＩＴＯチャネル３４に１９共通トランスミ
ッタ１６に接続しているか。

またはデコーダ１８に直接的に接続している。所定のデ
ータ圧縮モジュールにおけるＣＩＴＯ−■ＡＰｆブーモ
ジュール゛３２の全部がデータフレームで満された後、
記憶されたデータは、１９８２年１１月３日に出願され
た米国特許願第４３９，０１２号に開示されているよう
なコンテントφインデユースド・トランザクション喀オ
ーバーラッフ（ＣＩＴＯ）プロトコルを用いて伝送され
る。

−ｒｙわち、ＣＩ　ＴＯ−ＷＲＡＰ　ｔブーモジュール
３２−１〜３２−Ｎの各々は、所定のデータ圧縮モジュ
ールにおける複数のＣＩＴＯ−ＷＲＡＰサブ・モジュー
ル３２間でテンベラル・フレーム・データ類似点全グロ
ーバルに圧縮し、かつ各ＣＩＴＯ−ＷＲＡＰサブ・モジ
ュール３２におけるスペーシャル・フレーム・データ類
似点上局部的に圧縮する、ブリオーダ・バイナリ−トリ
ー・トライパーサルを用いて、記憶したデータを同時に
伝送し始める。

第３回灯、各ＣＩ　Ｔｏ　−ＷＲＡＰサブ・モジュール
３２の詳細金示している。ｆｒ　ＣＩＴＯ−ＷＲＡＰサ
ブ・モジュール３２Ｆｉ、２つの機能ユニット、ＣＩＴ
Ｏ（ンターフエイス３８とＷＲＡ　Ｐバッファ４０に分
割される。データは、捕捉時間で、データレジスタ装置
４２として一体的ｒ示されているＷ数のデータレジスタ
に、ＷＲＡ　Ｐバッファ４０によりセグメントされる。

各テ〜タセグメントは、データの副分割、たとえばＴＶ
両画像７’Ｃはその一部ノラスクライン金表わしている
。ビットが得られると、これｔらはデータレジスタ装置
４２における所定のデータレジスタに送られる。この所
定のデータレジスタが満されると、次のデータセグメン
トは次のデータレジスタに送られる。そのようにして、
データレジスタ装＠４２における全レジスタが満される
と、入りデータは次のＣＩＴＯ−ＷＲＡ　Ｐサブ・モジ
ュールに送られ、ここで、データはそれの対応するデー
タレジスタ装置４２にロードされる。このプロセスｈ、
ＣＩＴＯ−ＷＲＡＰサブ・モジュール３２のすべてにお
ける全てのデータレジスタ装置４２が満されるまで続く
。所定のデータ圧縮モジュール１２または１４における
全データレジスタ装＠４２が満されると、データは他の
データ圧縮モジュールにおけるＣＩＴＯ−ＷＲＡＰサブ
モジュール３２のデータレジスタ装置４２に満Ｔように
絶え間なく向は厘される。このように、各ＣＩ　Ｔｏ　
−ＷＲＡＰサブ拳モジュール３２は、順序付けられたデ
ータケ一時的に保有している。

ｗＲＡＰバッファ４０扛、セグメント・タグ・レジスタ
４４．ビット・ポジション・レジスタ装置４６、内部Ｃ
ＩＴＯチャネル４８　會含んでいる。

セグメント書タグ・レジスタは、データレジスタ装＠４
２における各データレジスタに記憶されたデータに付加
される複数のセグメントまｆｃはラインタｆｋ記憶する
。ビット・ポジション拳レジスタ装置４６は、データレ
ジスタ装置４２１ｒ構成している各データレジスタにそ
れぞれ関連した複数のビット・ポジション・レジスタか
ら成っている。

各ビット・ポジションφレジスタは、それに関連したデ
ータレジスタにおけるまだ伝送されていない、残りのデ
ータビットの数を表わす数？記憶する。各ビット・ポジ
ション・レジスタは、それに関連したレジスタに最初に
記憶されたビット数を表わす数が先ずロードされ、かつ
ライン・タグにおけるビット数とフレームナンバーを含
んでいる。

内部ＣＩＴＯチャネル４８は、ＷＲＡＰバッファ４０と
ＣＩＴＯインターフェイス３８との間の第１通信チャネ
ルでるり、これから述べるＣＩＴＯインターフェイス３
８と機能的に同じでるる。

ＣＩＴＯ（；／ターフェイス３８扛、データ・ピッ１（
ＤＢ）レジスタ５０．ワードバウンダリ（ＷＢ）レジス
タ５２．チャネル・ステータス（ＣＢ）レジス１５４　
、　及び各ＣＩＴＯ−ＷＲＡＰサブ・モジュールの特定
の識別コード（フレームナンバー）を記憶するフレーム
・ナンバー・レジスタ５６と１−ら成りている。この識
別コードすなわちフレームナンバーは、各データセグメ
ント及びラインタグが送られた後に伝送される。データ
・ビット・レジスタ５０Ｆｉ、外部ＣＩＴＯチャネル３
４に送られるデータビット會記憶する単一のビットレジ
スタでるる。このデータビットは、内部ＣＩＴＯチャネ
ル４８の制御のもとで、データレジスタ装置４２におけ
る少くとも１つのデータレジスタから選択される。チャ
ネル・ステータスφレジスタ５４は、外部ＣＴＴＯチャ
ネル３４において現在伝送しているビット値を記憶する
ワン・ビット・レジスタでめり、ＣＩ　ＴＯ−ＷＲＡＰ
サブ・モジュール３２のリスニング・ポストとして機能
する。ワード・バウンダリ・レジスタ５２は、外部ＣＩ
ＴＯチャネル３４に伝送されたビット数全見のがさず、
かつデータレジスタの１つに記憶されたデータセグメン
ト、ラインタグ、及びフレームナンバーの伝送が完全に
行なわれた時を決定するのに使用される。

ＣＩＴＯブａトコル椋、ドクラ／ディ拳ア力デミア時ナ
ウク−ユーエスエスアール（Ｄｏｋｌａｎｄ７Ａｋａｄ
ｅｍｉｉｊａ　Ｎａｕｋ　ＵＳＳＲ）Ｖｏｌ、　１３２
　、４６の第１２９１〜１２９４頁に記載のステツユラ
（Ｇ。

Ｑ、　５ｔｅｔｓ７υｒａ）による論文「コンピュータ
メモリ構成の新原理（Ａ　Ｎｅｗ　Ｐｒ１ｎｃｉｐｌｅ
　ｏｆＯｒｇａｎｉｚａｔｉｏｎ　ｏｆ　Ｃｏｍｐｕｔ
ｅｒ　Ｍｅｍｏｒｉｅｓ）Ｊｌ及びＲＣＡＣビレー１９
６２年６月第２１５〜２２９頁に記載のレフイン（Ｍ、
　Ｈ，Ｌｅｗｉ　ｎ　）による論文［連想メモリからの
順番リストのリトリーバル（Ｒｅｔｒｉｅｖａｌ　ｏｆ
　０ｒｄｅｒｅｄ　Ｌｉ５ｔ　ｆｒｏｍ＊　Ｃｏｎｔｅ
ｎｔ　−Ａｄｄｒｅｓｓｅｄ　Ｍｅｍｏｒ７　）　Ｊ　
に示された連想（内容−アドレス可能）メモリ技術に関
して開発されたいくつかの多重照合分析法に基づいてい
る。［分散化プライオリティ・アクセス」と呼ばれてい
る多重アクセス構成線、類推によりテクニケスカヤ・キ
ペルネティヵ（Ｔｅｃｈｎｉｃｋｅｓｋａｙａ　Ｋｉｂ
ｅｒｎｅｔｉｋａ　）Ａ２　、１９７１年にコツズカン
スキ（Ｇ、　Ａ、　Ｋｏｔｙｕｚｋａｎｓｋｉ）他によ
る［単一チャネルデータ伝送システムでの分散化プライ
オリティ制御（Ｄｅｃｅｎｔｒａｌｉｚｅｄ　Ｐｒｉ。

ｒｉｔｙ　Ｃｏｎｔｒｏｌ　　ｉｎ　ａ　Ｓｉｎｇｌｅ
　ＣｈａｎｎｅｌＤａｔａ　Ｔｒａｎｓｍｉｓｓｉｏｎ
　Ｓ７ｓＳ７５ｔｅ、オートメーション・アンド・リモ
ート・コントロール（Ａｕｔｏｍａｔｉｏｎ　ａｎｄ　
Ｒｅｍｏｔｅ　Ｃｏｎｔｒｏｌ　）　Ｖｏｌ。

３３、Ａ４．第７９５〜７９８頁に記載のニスネビッチ
（Ｌ、　Ｂ、　Ｎｉｇｎｅｖｉｃｈ）及びステッユラ（
Ｇ。

Ｇ、　５ｔｅｔｓｙｕｒａ）による［一体通信システム
での分散化プライオリテイ制御（Ｄｅ　ｃｅｎｔｒａｌ
　１ｚｅｄＰｒｉｏｒ１ｔｙ　Ｃｏｎｔｒｏｌ　　ｉｎ
　　Ｉｎｔｅｇｒａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　
Ｓ）’ｓｔｅｍｓ　）　Ｊ　、及び、オートメーション
−アンド−リモート・コントロール（Ａｕｔｏｍａｔｉ
ｏｎ　ａｎｄ　Ｒｅｍｏｔｅ　Ｃｏｎｔｒｏｌ　）　Ｖ
ｏｌ。

４１　、　Ａ２　、　ｐａｒｔ　２　、１９８０年１０
月、第１４６３〜１４６９真に記載のザヵロバ（Ｔ、　
Ｎ、　Ｚａｋｏｈａｒｏｖａ、）他による［共通チャネ
ルへの分散化ナライオリティ嗜アクセスのための高速ア
ルゴリズＡ　（Ｆａｓｔ　Ａｌｇｏｒｉｔｈｍ　ｆｏｒ
　ＤｅｃｅｎｔｒａｌｉｚｅｄＰｒｉｏｒｉｔｙ　Ａｃ
ｃｅｓｓ　　ｔｏ　ａ　Ｃｏｍｍｏｎ　Ｃｈａｎｎｅｌ
〕」において、提案され開発された。

これらの論文においては、種々のプライオリティの送信
器間でチャネルアクセスの競合を解決する分散制御に、
このアルゴリズムが使用されている。

コンピュータΦシステムに関するＡｃＭトランザクショ
ン（ＡＣＭ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏｍ
ｐｕｔｃｒ　Ｓ）’ｓｔｅｍｓ）　　Ｖｏｌ、　２　、
　Ａ　１　、１９８４年２月の第６０〜７７頁に記載さ
れたベルコビッチ（Ｓ　、　Ｙ、　Ｂｅｒｋｏｖｉ　ｃ
ｈ　）及びウィルノン（Ｃ，Ｒ。

Ｗｉｌｓｏｎ）とにする論文「コンチン、ト・インチニ
ースト・トランザクション・オーバーラツプを用いタコ
ンピュータ通信技術（Ａ　Ｃｏｔｎｐｕｔｅｒ　Ｃ。

ｍｍｕｎｉｃａｔｉｏｎ　Ｔｅｃｈｎｉｑｅｕ　Ｕｓｉ
ｎｇ　ＣｏｎｔｅｎをＩｎｄｕｃｅｄ　Ｔｒａｎｓａｃ
ｔｉｏｎ　０ｖｅｒｌａｐ）　Ｊに開示されたようなＣ
ＩＴＯプロトコルは、このアルゴリズムを別の方法で使
用している。すなわち、チャネル・アクセス・プライオ
リティを解決するかわりに、このアルゴリズムｔデータ
伝送に使用している。ＣＩＴＯプロトコルにおいて、デ
ータセグメントの集りは、各ＣＩＴＯ−ＷＲＡＰサブ・
モジュール３２により同時に伝送される。各データセグ
メントのデータ内容は、オーバーラツプ伝送から徐々に
解決される。伝送は、実際、目標とするデータ圧縮を生
ずるデータセグメントのバイナリ曇トリー表示の分散プ
リオーダ・トラパーサルでるる。

このアルゴリズムの適用を理解するため、発明の詳細な
説明の項の末尾全記載した表に示しｆｃ５つの３ビツト
ワードについて考察する。通常の順次伝送において、あ
るシーケンスにおけるこれら５つのワードを表わすのに
１５ビツトを必要とする。ここで、第４図に示し几これ
ら５つのワードのバイナリ・トリー表示について考える
。バイナリ・トリーは「０」及びｒｌＪが付された１０
個のブランチ５８〜７６を有しており、これらブランチ
は組合されて５つのワード全形成している。たとえは、
ブランチ５８．６０．６２から成るブランチセットは、
３とシトワード０００を形成している。同様に、ブラン
チ６６．６８．７０は３ビットワード１００を形成し、
ブランチ６６．７４．７６は３ビツトワードｌｌｌ’を
形成している。

このバイナリ・トリー表示において、表の５つの３ビツ
トワードの内容は、１５ではなく１０ビツトでるる。

ワードの集！表示するバイナリ・トリーを再構成するに
は、プリオーダ・トラパーサルでは本来不十分である。

プリオーダ・トラパーサルをデコード可能にするには、
ワード間の境界にいくつかの付加情報を加える必要がる
る。たとえば、バィナリ・トリーのブランチ・ノード１
８〜８４Ｆｉ、％０＃ブランチ及びψ１′ブランチ間の
接続点上表わしているＸ状態にエフ示される。Ｘ状態１
有するブランチ・ノードの数は、全プランが数より少な
い。一般に、Ｘ状１ｍ會表わすブランチ・ノードの数は
、ｍ−１″′Ｃろり、ここでｍは全ワード数を表わして
いる。

ＣＩＴＯチャネルインターフェイス３８の基本動作は、
全ＣＩＴＯインターフェイス３８によるデータビットの
オーバーラツプ伝送に基づいている。

オーバーラツプ伝送に関して可能な３つの状態が存在し
ている。これら鉱次のとお９ｔｂる。

ｓＯ＃・・・全ＣＩＴＯチャネルインターフェイスは０
ピツト全伝送している。

一！・・・全ＣＩＴＯチャネルインターフェイスは１ビ
ツトを伝送している。

ＳＸ　Ｉ＋・・・少くとも１つのＣＩＴＯチャネルイン
ターフェイスは０ピツ）を伝送しかつ少くとも１つは１
ビツト全伝送している。

デコーダ１８は、実際に拡３つの状態全てを見分ける必
要はない。これは％１″状態と　ｓθ″状態を見分ける
ことができ、かつ可能な１Ｘ″状態としてＩＱ″状態を
判断することができればよい。

しかし、各ＣＩＴＯインターフェイスは、内部で％ｘ”
状態の発生管認識することができる。このことは、ＣＩ
ＴＯインターフェイスが１０′またはｓ１’″２伝送し
たかどうη４知り、外部ＣＩＴＯチャネル３４の現在の
状態でその不一致全認識することができるという事笑に
基づいている。従って、伝送プロセスは２つの状態、す
なわち隼０＃と　１１″だけを用いて組立てることがで
きる。

このことは、０ビツトの伝送ｔ６るインパルス〔正また
は負のインパルス〕として表わすことにより、また第５
図に示すように１−ビットの伝送として無（０）レベル
信号を表わすことに１９　ＣＩＴＯプロトコルに適用さ
れる。この表示に関し、チャネル状態％０“及び啄Ｘ“
は、有限レベル信号として現わ詐、チャネル状態ψ１′
は無レベルとして現われる。

第３図において、各ＣＩＴＯ−ＷＲＡＰサブ・モジュー
ル３２の動作ｔｉ、ＣＩＴＯプロトコルを用いて第１デ
ータビツト全データ・ビット・レジスタ５０にロードす
ることから開始する。各データレジスタ装置４２ｔｉデ
ータ・ビット・レジスタ５０に最も下位のビット値をロ
ードする内部ＣＩＴＯＭネルに最も上位のピッｔｆ伝送
すること全同時に試みる。ろる例では、内部ＣＩＴＯチ
ャネル４８は、表に示し几ワード集のワード４，５の０
−ビットをデータ・ビット・レジスタ５０にロードする
。

ワード集が０ビツトを有していない揚台には、内部ＣＩ
ＴＯチャネルはｌ−ピット音データ・ビット・レジスタ
５０１ＣＩ：Ｉ−ドする。内部ＣＩＴＯチャネルは、デ
ータ・ビット・レジスタ５０に伝送されるビット値とは
異なるビット値？有している最も上位のビット’を有す
るいずれかのデータレジスタからビット１−選択すると
いうこれ以上の試み１−一時中断する。また、ある例で
は、内部ＣＩＴＯチャネル４８は、第１ワードが完全に
送られるまで、３ビットワード１００，１０１，１１１
金記憶するデータレジスタからのビットの選択音一時中
断する。

第１データピツ）１−受信した後、全ＣＩＴＯ−ＷＲＡ
Ｐサブ・モジュール３２のＣＩＴＯインターフェイスは
、外部（ＪＴＯチャネル３４に受信データピラトラ同時
に伝送するよう試みる。前に述べたＸうに、データ・ビ
ット・レジスタ５０ＫＯ−ビットを記憶するＣＩＴＯイ
ンターンエイス鉱、外部ＣＩＴＯチャネル３４に、ｂる
インパルス信号全伝送し、一方１−ビットヲ記憶するＣ
ＩＴＯインターフェイスは無レベル信号全伝送する。無
しベル信号祉外部ＣＩＴＯチャネル４０の状態に影響を
及ぼさないので、外部ＣＩＴＯチャネル３４の状態社、
０−ビットを表わすインパルス信号である。外部ＣＩＴ
Ｏチャネル３４に接続したチャネル状態レジスタ５４は
、伝送されたデータビットの状態を記憶し、それに関連
したワード・バウンダリ・レジスタ５２は、データビッ
トの伝送を表わす１だけデクレメントされる。続いて、
チャネル状態レジスタ５４に記憶された外部Ｃ’ＩＴＯ
チャネル３４の状態は、それ自身のデータビット・レジ
スタ５０から伝送されたビットの状態と比較される。こ
れらが同じでるる場合には、内部ＣＩＴＯチャネル４８
に選択された最も上位のデータビットを有するデータレ
ジスタに関連したビット・ポジションＱレジスタ社、１
つだけデクレメントされ、選択されたデータビットがう
まく伝送されたこと１表わす。チャネル状態レジスタ５
４の状態がデータ・ビット・レジスタ５０の状態ト鉱異
なる場合、データビットが選択されたデータレジスタに
関連したデータ・ビット・レジスタ灯、デクレメントさ
れず、データ・ビット・レジスタ５０におけるデータ・
ビットが伝送されなかったことを表わす。それに関連し
たＣＩＴＯ−ＷＲＡＰサブ・モジュール３２は、全デー
タセグメントが伝送されるまで、外部ＣＩＴＯチャネル
３４にさらにデータビットを伝送する試みを一時中断す
る。

しかし、ワード・バウンダリ・レジスタ５２は、完全な
データセグメント及びそれに関連したタグ及びフレーム
ナンバーが伝送されたことを表わす０までそれがデクレ
メントされるまで、外部ＣＩＴＯチャネルに伝送される
各データビットに関してデクレメントされ続ける。

データ・ビット・レジスタ５０のデータビットがＣＩＴ
Ｏインターフェイス３８によりうまく伝送されると、選
択されたデータレジスタからの次の最も上位のビットが
内部ＣＩＴＯチャネル４８にシフトされ、関連した内部
ＣＩＴＯチャネルは再び受信ビットの最も低い値のビッ
ト會選択しかつこのビット値１−データ・ビット−レジ
スタ５０にロードする。選択されたビットと扛異なる次
の最も上位のビット’ｋＷする選択されたデータレジス
タは、前述した工うにさらにビット選択すること七一時
中断する。ＣＩＴＯインターフェイス３８は、前に述べ
たように選択されたデータビットの伝送を再び試みる。

チャネル状態レジスタ５４は、外部ＣＩＴＯチャネルの
状態？検出しかつ記憶し続け、またそれに関連したワー
ド・バウンダリ・レジスタ５２けデクレメントされる。

チャネル状態レジ入夕５４の状態社、データ・ピットφ
レジスタ５０に記憶されたビットの状態と再び比較され
る。これらが同じでおる場合、データビットが選択され
たデータレジスタに関連したビット・ポジションｅレジ
スタ＃′１２回テクレメントされる。このプロセスにエ
フ、各ビット拳ポジションーレジスタは、まだ伝送され
ないそれに関連したデータ中レジスタにおけるビットの
数孕表わす数を記憶する。

この手順は、関連するＣＩＴＯインターフェイスが外１
ｃＩＴＯチャネル３４の状態とは異なる状！１を有する
データビツｌ送る試みをする関係から一時中断されるか
、またはそれがまだ伝送中でめっても、一時中断されな
かつ次データ・レジスタに関連したセグメント・タグ・
レジスタ４４に記憶された識別ナンバー及びフレーム・
ナンノ（−・レジスタ５６に記憶されたフレームナンノ
（−とを含む完全なデータセグメント（ワード）を送り
たとと會表わす０まで、関連したワード・ノ（ウンダリ
・レジスタ５２がデクレメントされる時まで、各ＣＩＴ
ｏ−ＷＲＡＰサブφモジュールにおいて継続−ｊる。Ｃ
ＩＴＯプＣ２トコｋｆｆｉ、各ＣＩ　ＴＯ−ＷＲＡＰ　
サブ・モジュール３２における同じデータセグメントが
、他の各ＣＩＴＯ−″ｎＡＰサブ・モジュールにおける
同じデータセグメントとともに同時に送られるというも
のである。

０までのワード・バウンダリ・レジスタ５２のデクレメ
ントは、−ビット・コンベテイシヨン′サブルーチンを
開始し、次のデータセグメントの伝送ヲ決定する。雫ビ
ット・コンベテイシヨン２サブルーチンにおいて、各Ｃ
ＩＴＯ−ＷＲＡＰサブ・モジュール３２−１〜３２−Ｎ
における内部ＣＩＴＯチャネル４８は、ビット・ポジシ
ョン・レジスタ装置４６におけるそれ自身のビット・ポ
ジション・レジスタのそれぞれの最高順位ビットに応答
し、かつ最低ビット値を有する最高順位ビット・ポジシ
ョン自ビットをデータ・ビット・レジスタ５０にロード
する。この手順は、データレジスタ装置４２からのデー
タビットの選択に関して前述し次ものと同様でるる。同
様の方法で、特定のデータレジスタに関連した、テスト
されたビジト・ポジション・ビットの値が選択されたビ
ットとは異なる場合、その特定のビット・ポジション・
レジスタからのビット・ポジション・ビットの選択は、
聾ビット・コンベテイシヨン“におけるこれ以上の関係
から一時中断される。全ＣＩＴＯインターフェイスは、
ここでデータ・ビット・レジスタ５０に記憶された、そ
れらの選択されたビット・ポジション・ビットの伝送會
試みる。チャネル・ステータス・レジスタ５４蝶外部Ｃ
ＩＴＯチャネル３４の状、Ｗをモニタし続ける。しかし
、ワード・バウンダリのレジスタ５２をデクレメントす
る代りに外部ＣＩＴＯチャネル３４の状態がワード・バ
ウンダリ・レジスタ５２に入れられる。その後、ＣＩＴ
Ｏチャネルの状ｌＩＩはデータ・ビット・レジスタ５０
に記憶され九ビットの状態と比較される。これらが異な
る場合、ＣＩＴＯ−ＷＲＡＰサブ・モジュールによる伝
送は、一時中断され、そのビット・ポジション・レジス
タ４８におけるビット・ポジション・レジスタのいずれ
も次の最小数を有していないことを表わす。外部ＣＩＴ
Ｏチャネル３４３の状態がデータ・ビット・レジスタ５
０に記憶さし几ビットーポジションｅビットの状態と同
じであるならば、内部ＣＩＴＯチャネル４８は、一時中
断されていないビット・ポジション・レジスタにおける
次の最も上位のビットに応答し、かつ最低値を有するビ
ット・ポジション・ビットをデータ１ビツト自レジスタ
５０に再びロードする。ＣＩＴｏインターフェイスは、
他の一時中断されていないＣＩＴＯインターフェイスの
全てとともにこのビット・ポジションの伝送を再び試み
る。外部ＣＩＴＯチャネルの状態はワード・バウンダリ
嗜レジスタ５２に記憶されている。外部ＣＩＴＯチャネ
ルの状態と第２）の最も上位のビット・ポジション・ビ
ットが異なる場合、関連し７ｊ　ＣＩ　Ｔｏ−ＷＲＡＰ
サブ・モジュール３２の伝送は前述した工うに一時中断
される。′！＆た、これらが同じ橋台には、ＣＩＴＯ−
ＷＲＡＰサブ・モジュール３２の動作力ビット・コンベ
テイシヨンから一時中断されるか、マタハビット・ポジ
ション噛ビットＯ全部が伝送されてしまうまで、プロセ
スは継続する。１ビツト・コンペティション１の終りに
、各ＣＩＴＯ−ＷＲＡ　Ｐサブ・モジュール３２のワー
ド・バウンダリ争レジスタ５２蝶、ＣＩＴＯ−ＷＲＡＰ
サブ・モジュール３２のいずれかにまだ伝送されていな
い次の最小セグメン１表わ丁数を記憶する。この次の最
小値ワードは、所定のＣＩＴＯ−ＷＲＡＰサブ・モジュ
ール３２の複数のデータレジスタに記憶される力為、ま
たは複数のＣＩＴＯ−”を−（Ｉ砒、ＡＰサブ自モモジ
ュールデータレジスタに記憶されることが分かる。

１ビツト・コンペティション′手順の終りに、各ＣＩＴ
Ｏ−ＷＲＡＰサブ・モジュールにおけるワード・バウン
ダリ・レジスタ５２の内容は、各ビット・ポジション・
レジスタと比較され、ビット・ポジション−レジスタが
そのワード・バウンダリ・レジスタ５２に記憶された値
と同じ値を有しているデーターレジスタを伝送用に選択
する。その後、谷内ＩＩｃＩＴＯチャネル４８は、その
選択されたデータレジスタの最低値データピッｌｌ−そ
れに関連したデータ・ビット会レジスタ５０に１度に１
つロードレ始める。続いて、一時中断されていないＣＩ
ＴＯ−ＷＲＡＰサブ・モジュールの全ては、上述したＣ
ＩＴＯプロトコルを用いて外部ＣＩＴＯチャネル３４へ
それらの選択されたデータレジスタのデータビットを伝
送し始め、一方、全チャネルインターフェイスにおける
チャネル状態レジスタ５４は、１ビツトが伝送される度
に、それに関連したワード・バウンダリ・レジスタ５２
をデクレメントする。１ビツト拳コンペテイシヨン“サ
ブルーチンが、また伝送されていない次の最小データセ
グメントヲ識別したので、外部ＣＩＴＯチャネルにおけ
るビットの伝送は阻止されず、かつ次の最小値データセ
グメントの伝送が完了したことを表わ丁０までワード９
バウンダリ・レジスタが再びデクレメントされる時に上
記伝送は終了する。

雫ビット・コンベテイシヨン゛′のｉ、ＣＩＴＯ−ＷＲ
Ａ　Ｐサブ・モジュール３２は、デコーダ１８が前に伝
送されたデータセグメントカらの上位のビットの値を既
に認識し、かつ前に伝送されたデータセグメントとは異
なる下位ビットの数を１ビツト・コンペティション１か
らｌ！識しているので、新しく選択された“データレジ
スタにおける全ビツトを送らなくてもよい。また、デコ
ーダ１ｆｔ。

伝送されるべき第１ビツトは、選択されたデータレジス
タが選択されていなかった時に伝送されよウトシたｌ−
ビットでめることをｌｌｉ識する。従って、ＣＩ　Ｔｏ
　−ＷＲＡＰサブ中モジュールはこのｌ−ビット全伝送
しないが、選択されたデータレジスタにおける次の最有
意ビットポジションから伝送されるビットを選択する。

データ及び−ビット・ポジション・ビット”？伝送する
このインターリ−ブト・プロセスは、所定のデータ圧縮
装置１２または１４の各ＣＩ　ＴＯ−ＷＲＡＰサブ・モ
ジュールの全データ（データパケット）が伝送されるま
で繰返される。

第６図、第７図、第８図に示したフローチャートに基づ
いて、オン・ザ・フライ・データ圧縮装置の動作につい
て、更に詳細に説明する。第６図Ｕ、各ＣＩＴＯ−ＷＲ
ＡＰサブ・モジュールにおける内部ＣＩＴＯチャネルに
より実行される実行プログラムのフローチャートでるる
。

第６図において、実行プログラムは、ブロック１００で
示すようにＣＩＴｏ−ＷＲＡＰサブ・モジュール３２の
初期設定で開始する。この初期設定はデータ・ソース１
０からのデータ・セグメントでデータ・レジスタ装置４
２の各データレジスタをロードすることにより開始する
。各データセグメントにおけるデータビットの数に相当
する数プラスライン・タグ及びフレーム会ナンバー・ビ
ットの数は、ワード・バウンダリーレジスタ５２と、ビ
ット・ポジション・レジスタ装ｆ４６の各ビット・ポジ
ション・レジスタとにロードされる。前に述べたように
、各データレジスタ轢、関連し九ビット・ボジショ／・
レジスタ全有している。各データセグメント′？：Ｒ別
するセグメント識別タグ轄タグ争レジスタ４４にロード
され、全データ・レジスタに１選択された′ものとして
セットされかつ―伝送可能２フラッグがセットされる。

ブロック１０２に示すように、１伝送可能”フラッグが
セットされる仁と全決定した後、プログラムハ各ビット
・ポジションレジスタの内容とワード・バウンダリーレ
ジスタ５２の内容と全比較し、ブロック１０４に示すＬ
うにワード・バウンダＩＪ（ＷＢ）レジスタ５２に現在
記憶されているのと同じ数？記憶しているビット・ポジ
ション（ＢＰ）レジスタ１有する、全ての選択されてい
ないデータレジスタを選択されたものとして識別する。

次に、実行プログラムは、ブロック１０６　に示すよう
に、全データが伝送されたかどうか全照会する。

これは、前の１ビツト自ポジシヨン“コンペティション
にお込て全部の　拳１′によ夕表示される。

更に、ブロック１１０　において、送られるべきデータ
を有する、選択されたデータレジスタがるるかどうか全
照会する。もし、少くとも１つの選択されたレジスタが
めるならば、実行プログラムは、ブロック１１２に示″
ｊように、送られるべきデータビツ１選択するサブルー
チンを呼び出す。しかし、選択されたレジスタがない場
きには、プログラムは、ＣＩ　Ｔｏ−ＷＲＡＰサブ・モ
ジュール３２によるデータ・ビットの伝送を一時中断す
るブロック１２０　にジャンプする。

第７図は、伝送されるべきデータビットを選択するサブ
ルーチンのフローチャートラ示している。

このサブルーチンにおいて、全選択されたデータレジス
タの最も上位のデータビット蝶、ブロック１４２に示す
ように内部ＣＩＴＯチャネル４８にシフトする。その後
、内部ＣＩＴＯチャネル４８線、シフトされ７ｊビツト
の全てに応答し、受信したビット間に少くとも１つの０
−ビットがあるかどうか全決定する。もしるる場合には
、ブロック１４６に示すように、Ｏ−ビットは、伝送さ
れるべき選択すれたビットで６り、ｌ−ビットを内部ｃ
Ｉ’ｌ’０チャネルにシフトした全データレジスタは、
ブロック１４８に示すＬうに選択されないものとしてセ
ットされる。また、内部ＣＩＴＯチャネルにシフトされ
たビット中に０−ビットがない場合には、伝送のため選
択されたビットは１−ビットでるる。

続いて、サブルーチンは、このｌ−ビットがブロック１
４５に示すようにビット・コンベテイシヨンの後、伝送
されるべき＃！１ビットであるかどうか全照会する。も
しそうでるる場合、デコーダ１８はこのことを既に認識
しているので、伝送されな〈てもよい。次にサブルーチ
ンは、ブロック１４７に示すように、ワードｅバウング
リーレジスタ５２及び、選択されたレジスタに関連し７
た全ビット・ポジション・レジスタ？デクレメントし、
さらにブロック１４２に戻り、選択されたレジスタ力）
らの次の最高ピッｌ内部（ＪＴＯチャネル４８にシフト
し、伝送されるべき次のピッｔｆ選択する。

ｌ−ビットが、ビット畠コンペティション後、選択され
るべき第１ビツトでない場合、選択されたビットはブロ
ック１４９に示すように１−ビットである。選択された
ビットハ、ブロック１５０　に示すようにデータ・ビッ
ト・レジスタ５０にロードされ、かつこのプロセスは第
６図に示した実行プログラムに戻る。

第６図において、データ・ビット・レジスタ５０に記憶
された、選択されたデータビットは、ブロック１１４に
示すように、外部ＣＩＴＯチャネル調に伝送される。前
述したように、チャネル状態レジスタ５１ｊ、伝送中に
外部Ｃ’ＩＴＯチャネルの状態を記憶している。次に、
内部ｃｘｒｏインターフェイスけ、データ・ビット・レ
ジスタ５０における選択されたビットの状態と、チャネ
ル・ステータス・レジスタ５４に記憶された外部ＣＩＴ
Ｏチャネル３４の状態と全比較し、これらがブロック１
１６に示すように同じであるかどうかを決定する。これ
らが異なっている場合、選択されたデータ・レジスタは
ブロック１１８に示すように選択されないものとしてセ
ットされ、ワード−バウンダリ・レジスタ５２Ｆｉブロ
ツク１２０　に示すようにテクレメントされる。データ
、ビット・レジスタ５０とチャネル・ステータス・レジ
スタ５４の状態が同じ場合、手順はブロック１２０に進
み、ワード・バウンダリ・レジスタはデクレメントされ
る。

ブロック１２２９１、ワード・バウンダリ（ＷＢ）レジ
スタ５２の内容をテストし、完全なデータセグメントが
伝送され　かどうか、すなわちワード・バウンダリ（Ｗ
Ｂ）レジスタの内容がＯでるるかどうか全決定する。ワ
ード・バウンダリ・レジスタ５２の内容がＯでない場合
、実行プログラムはブロック１０４に戻り、ワード会バ
ウンダリ・レジスタがＯｆでデクレメントさ詐るまで介
入ステップが繰返される。

特定のＣＩＴＯ−ＷＲＡＰサブφモジュール３２に選択
されたデータ・レジスタがない場合には、プログラムは
ブロック１２８にジャンプし、第８図に示すような１ビ
ツト・コンペティション“サブルーチン會開始する。

第８図において、１ビツト・コンペティション“サブル
ーチン鉱、選択されたものとして全ビット・ポジション
（ＢＰ）レジスタをセットすることを開始し、かつブロ
ック１５２に示す１うに１伝送可能”７ラツク七セツト
する。ブロック１５４Ｆｉ、伝送が行なえるかどうかを
決定する工う連続的にチェックする。もし、行なえる鳩
舎に蝶、ブロック１５６は１選択された１ビツト・ポジ
ション轡レジスタがろるかどう７）”ｆ−決定するよう
チェックする。もし、少くとも１つの゛選択されたビッ
ト・ポジション・レジスタがある場合には、内部ＣＩＴ
Ｏチャネルは、ブロック１５８に示すように伝送される
ビットの選択を開始する。ビット選択サブルーチン１５
８は、最低ビット値を有するビット全データ嗜ビット・
レジスタ５０にロードするａｇ７図に示したビット選択
サブルーチン１１２　と類似している。次に、選択され
たビットは、ブロック１６０に示すように外部ＣＩＴＯ
チャネル３４に送られ、外部ＣＩＴＯチャネル３４の状
ｍはチャネル・ステータスφレジスタ５４にエフ記憶さ
れる。その後、ブロック１６２　において、データ１ビ
ツト・レジスタ５０に記憶された伝送ビットの状態と、
チャネルΦステータス・レジスタ５４の状態とを比較し
、データ・ビット・レジスタ５０に現在記憶されている
、選択されたビットが実際に伝送されたかどうか全決定
する。データービット・レジスタ５０とチャネルΦスデ
ータス拳レジスタ５４におけるビットの状態が異なる場
合には、全ビット・ポジション−レジスタ社ブロック１
６４に示すように１選択されない“ものとしてセットさ
れ、チャネル・ステータス・レジスタ５４ｅＣ記憶セれ
たビットの値はブロック１６６に示すようにワード・パ
ウンダリーレジスタ５２に記憶される。また、そうでな
い場合、サブルーチンはすぐさまジャンプし、ワード・
バウンダリ・レジスタ５２におけるチャネル状態レジス
タ５４の内容全記憶する。続いて、ブロック１６８　Ｈ
、ビット・ポジション・レジスタの最下位ビットが伝送
されたかどうかを照会する。もし、伝送されたならば、
すなわちＢＦ−４でるるならば、ブロック１７０　に示
すように亀伝送可能“が終了し、プロセスは第６図に示
す実行プログラムに戻る。しかし、伝送されたビットが
最下位ビットでない場合に鉱、ビット選択ポインタはイ
ンデックスされ、ブロック１７２に示すように次に低い
最上位ビット葡伝送する。このサブルーチンに、全ビッ
ト・ポジション・データが分析されるまで継続する。１
ビツト・コンペティション９の終りに、ワード・バウン
ダリ・レジスタ５２は、所定のデ〜り圧縮装置１２また
は１４の任意のデータレジスタにおける次に最小のデー
タセグメントを表わす数を記憶する。

第６図において、ビット・コンベテイシヨン後、ブロッ
ク１３０に示すように各ＣＩＴＯ−ＷＲＡＰサブ・モジ
ュール３２において、それが−ビット・コンベテイシヨ
ン“に勝ったかどうかを照会する。

これは、−ビット・コンベテイシヨン“の終９に１選択
されたパビット・ポジション・レジスタを有するＣＩＴ
Ｏ−ＷＲＡＰサブ・モジュールにより、またはワード・
バウンダリーレジスタ５２の内容に等しい値を記憶して
いるＣＩＴｏ−ＷＲＡＰサブ中モジュールにおける任意
のビット・ポジション−レジスタに、ｃ９決定される。

所ｊｉＪＣＩＴＯ−■ＡＰサブ・モジュールが勝者でる
るか、また秩１ビット・コンベテイシヨン“サブルーチ
ンの勝者の１つでるるならば、実行プログラムはブロッ
ク１０４　に戻り、瞥ビットーコンペティション“後、
ワードｅバウンダリ・レジスタ５２に記憶されたものと
同じ数を記憶しているビット・ポジション・レジスタ葡
有するデータレジスタを伝送用に選択する。ＣＩ　Ｔｏ
−ＷＲＡＰサブ・モジニールが讐ビット・コンベテイシ
ヨン“に敗０ると、そのサブ・モジュールにおける全デ
ータレジスタはブロック１４０　に示すように、１選択
されない“　ものとしてセットされ、実行プログラム鉱
ブロック１０４に戻る。この手順は、各データ圧縮モジ
ュールにおける全データレジスタからの全データが、ブ
ロック１０６　に示すように伝送されるまで繰返される
。全データが伝送さｔした時、実行プログラムは終了す
る。

外部ＣＩＴＯチャネル３４に伝送されるデータ蝶、デー
タ及びビット１１：７ンペテイシヨン・ビットのインタ
ーリーブから成っている。たとえば、第９図轢表に示し
た５つの３ビツトワードの伝送を示している。この例に
おいて、５つのワードが５つの異なるＣ　Ｉ　ＴＯ−Ｗ
ＲＡＰサブφモジュールに先ス記憶されているかどうか
、またはこれらが全て１つのＣＩ　Ｔｏ−ＷＲＡＰサブ
螢モジュールに記憶されているかどうか、さらにこれら
が２つ以上のＣＩＴｏ−ＷＲＡＰサブ［相］モジュール
間に分配されているかどうかは重要ではない。ビット・
コンペティ’／ｉ！ン拳ビットはポックｘ１７４，１７
ｊｉ、１７Ｊ１８０に包含されて、データ・ビットとは
区別されている。第９図に示すように、最初の３つの０
は最初に伝送されたセグメント０００に表わしている。

ボックス１７４のＯｌは、最初のセグメントの伝送に続
く、ビット・コンベテイシヨンの値を表わしている。前
に述べたように、このビット・コンベテイシヨンは最後
のビットが１であるセグメント００１が勝った。従って
１つのビットだけが伝送されず、それは伝送されないｌ
−ビットでるる。

次の１ビツトーコンペテイシヨン″ボツクス１７６轄、
３ビツトのテイジタル表示？含んでいる。このビット管
コンペティションではセグメント１００、１０１．　Ｉ
ｌｌ　を記憶しているＣＩＴｏ−ＷＲＡＰサブ・モジュ
ールが勝つ。最も上位のビットはｌでめるので、これは
伝送されず、ワード１００　の２′つのＯビットだけが
選択さｎ伝送さｎ＋。ブロック１７８に示された次のビ
ット・コンベテイシヨンにおいて、１つのビットだけ送
られなかったワード１０１が勝った。再び、これはｌ−
ビットでめるので、これは伝送されなかった。最後のビ
ット・コンベテイシヨンにおいて、まだ送られない２つ
のビット全有するワードｌｌｌが勝った。１−ビットで
るる第１ビツトは伝送されないので、最後の１−ビット
だけが送らｎ、伝送が終了する。

第１Ｏ図はデコーダ１８とバッファ２０の詳細を示して
いる。デコーダ１８は、データ圧縮モジュール１２．１
４から伝送されたデータ全受信するデータスイッチ２０
０を有している。ワイヤシステムでは、データスイッチ
２００は外部ＣＩＴＯチャネル３４に直接的に接続して
いる。また、データが伝送りンク２４のような無線通信
リンクにより伝送される鳩舎に鉱、デコーダは、受信し
た無線信号全復調する受信回路（図示せず）の後に配置
され、外部ＣＩＴＯチャネル３４に相当するデータチャ
ネルの信号を再生する。この種の受信回路鉱局知でるり
、本発明のデータ圧縮装置を理解する上で示す必要がな
いので省略する。

データスイッチ２００は、データ及びタグ情報音データ
レジスタ２０２に伝送し、かつＣＩ　ＴＯ−ＷＲＡＰサ
ブ・モジュール３２のワード・バウンダリ・レジスタ５
２に相当するワード・バウンダリ・レジスタ２０６にビ
ット・コンベテイシヨン・データ全伝送する。データ・
セグメント−タグとフレームナンバーとを含んでいるタ
グ情報は、ディスプレイ０バツフア２０のアドレス雪テ
コーダ２０６に伝送され、−力、セグメント・データは
２つのデータ圧縮モジュール１２．１４のそれぞれに対
して１つの一対のティスプレィ・バッファ記録装［２１
０，２１２の入力に伝送さｎる。各ティスプレィ・バッ
ファ記憶装置２１０，２１２　Ｕ、２つのデータ圧縮モ
ジュール１２．１４のそれぞれにおける各ＣＩＴＯ−Ｗ
ＲＡＰサブ・モジュール３２に対しては１つの、複数の
ランダムφアクセス・メモリから成っている。ランダム
・アクセス・メモリのそれぞれは、各データフレーム全
別々に記憶できるように、データレジスタ装［４２の記
憶容量と同じ記憶容量全有している。タグ及びフレーム
情報に応答してアドレスデコーダ２０８　からのアドレ
ス出力は、ランダムアクセスメそり、及びデータレジス
タ２０２から受信したセグメントデータが記憶されるべ
きそのメモリの場所を識別る。

ワード・バウンダリ・レジスタ２０６　Ｆｉ、’ビット
・コンベテイシヨン１の結果を記憶し、かつ後述するよ
うに、次のデータセグメンｔｆ完成するため次のデータ
伝送においていくつのデータビットが受信されるかを決
定する。

伝送された圧縮データを適切にデコードするには、デコ
ーダ１８の動作と、データ全伝送するデータ圧縮モジュ
ールと全同期させる必要がめる。

この同期は、デコーダ１８がビット・コンベテイシヨン
拳データからセグメントデータを区別するのに必要でる
る。一般に同期信号は、嘩データパケット″の伝送中に
轄生じることができない独特なデータパターンでるる。

使用し得る１つのデータパターンは、１テータ・パケッ
トパの終りに外部ＣＩＴＯチャネル３４に現われる０−
ビット全表わすインパルスが続く無音の一連の’Ｏｇ（
ｎ）＋１ビツト（すなわち、１−ビット〕でるるが、他
のビットパターン全使用してもよい。ｖｌｓシステムで
は周知のように、同期は外部ＣＩＴＯチャネルから分離
した通信リンクにより行なわれる。

第１Ｏ図と第１１図のフローチャートに基づいて、デコ
ーダ１８の動作について説明する。動作は、各データセ
グメントにおけるビット数に尋しい数ｔワード・バウン
ダリ・レジスタ２０６　にロードし、ブロック２１４に
示すよ゛うにパケット・フラグの終、ｐＴｈｆ偽」にセ
ットすることにより開始する。次に、デコーダ１８は、
ブロック２１６に示すように同期信号を待つ。同期が行
なわれ几後、ブロック２１８に示すＬうに１パケツトの
終９″に至ったかどうカーに照会する。パケットフラッ
グの終りが真でるるならば、所定のデータ圧縮装置１２
）’または１４からの全データセグメント全受信し終え
、それが他の同期信号上受信するまでテコ−ディングプ
ロセスは終了−ｊる。パケット・フラッグの終りが偽で
おるならは、ブロック２２０において、ワード・バウン
ダリ・レジスタ２０６の内容がゼロでろる（ＷＢ＝０）
かどうかを照会する。ワード・バウンダリφレジスタ２
０４の内容がゼロでないならば、テータスイッチ２００
は、外部ＣＩＴＯチャネル３４に現われるビット値をデ
ータレジスタ２０２に送り、かつワード・バウンダリ拳
レジスタ２０６をテクレメントする。

この７″ロセス鉱、ワード・バウンダリ゛・レジスタか
ゼロまでテクレメントされるまで繰返される。

タグレジスタ２０４に記憶されたタグ・データは、アド
レス・デコーダ２０８に伝送される。このアドレス・デ
コーダ２０１３　を１、特定のティスプレィ・バッファ
２１０　または２１２と、データ・レジスタ２０２　に
シフトさＪ″Ｌだセグメントデータが記憶されるべきそ
のバッファにおける場所を識別するアドレス金発生する
。続いて、セグメント・データは、アドレスデコーダ２
０８に工９発生さ九たアドレスにより識別された、ティ
スプレィバッファにおける４所に記憶される。しかし、
データ・レジスタ２０２　Ｕ、次のセグメントデータを
再栴成するため、記憶されたセグメントデータを保持す
る。さらに、デコーダ１８Ｌ１ブロツク２２６に示され
るようにワード・バウンダリ争レジスタ２０６のポイン
タ１１ｒｃ先ずセットすることに１り、データ圧縮装［
１２またｔｉ１４にょ９行なわれる雫ピットーコンペテ
ィション＃全モニタする。

次に、ブロック２２８に示すように、１ビツト□コｙベ
テイシヨン“が完了した、すなわちＩ＝Ｌｏｇｓ　（ｎ
　）　＋　１　　でるる〃為どう〃１會照会する。ビッ
ト・コンベテイシヨンがまだ継続している場合、データ
スイッチ２００ＩＩ′ｉ、ブロック２３０に示すように
、１ビツト・コンペティション“ビット全ワードＱバウ
ンダリ・レジスタ２０６にシフトし続け、そしてポイン
タを次の位置にインクレメントする。これハ、１　ビッ
ト・コンベテイシヨン“が終了するまで続く。１ビツト
・コンペティション“が終了すると、ブロック２３４に
示すように、ワード・バウンダリ・レジスタ２０６の内
容が、データビットがないことを−１１１別する全て１
ビツトであるかどうか會照会する。

ワード・バウンダリ・レジスタのビットが全て１ビツト
でるる場合、ブロック２３６に示すように、パケット・
フラッグの終りは１真“にセットされ、ＣＩＴＯデコー
ダ１８は、ブロック２１８を介してテコ−ティング・ル
ーチンから出る。そうでない場合、データレジスタ２０
２の内容は、ワード・バウンダリ・レジスタ２０６に記
憶された数と同シ下位ビットの数ヶ捨てるようシフトサ
レる。これは、データレジスタ２０２　Ｋ現任存在して
いる前のデータセグメントの上位ビット全保持し、かつ
データ圧縮モジュール１２または１４によるデータ伝送
中に生じる最後の不一致の後に、仁れらのデータビット
だけを除去する。前述したように、データ圧縮モジュー
ル１２１′ｆｒ、、に１１：１．、それが１−ビットで
なくてはならないので、次の最小セグメントの１−ビッ
トを伝送しない。従って、デコーダ１８は、ブロック２
４０に丞丁ようにデータレジスタ２０２　の第１すなわ
ち最下位のビット位置に１−ピッ）を自動的に挿入し、
残りのビットを次に高い順位に向けてｌ−ビットをシフ
トし、さらにワード・バウンダリ争レジスタ２０６　１
’ｊ：１だけテクレメントされる。この手順の終りに、
ワード・バウンダリ・レジスタ扛セグメント・データー
に’ットの数と同じ数を記憶し、これ蝶次のデータ伝送
において伝送される。

この手順ハ、所定の讐データ・パケット“内の全伝送デ
ータがデコーダされかつティスプレィバッファ２０に記
憶されるまで、デコーダ１８がデータレジスタ２０２に
伝送データを記憶しかつワード争バウンダリＯレジスタ
２０６　にその後の１ビツト・コンペティション″の結
果全記憶したままで繰返される。

本発明は、ここで示されたようなハードウェア装置やま
たは操作方法に限定されるものではなく、本発明の思想
から離れることなく、フローチャートに示された千ｒ＠
全改変したりまたは別のコーティング技術を使用するこ
ともできる。

表セグメント（ワード）番号　ワード

【図面の簡単な説明】

第１図はデータ圧縮装置のブロック図、第２図はデータ
圧縮モジュールのブロック図、第３図はＣＩ　Ｔｏ−Ｗ
ＲＡＰサブ・モジュールのブロック図、第４１扛発明の
詳細な説明の項の末尾に記載した表に示した５つの３ビ
ツトワードを表わすバイナリ・トリーを示す図、第５図
は伝送ビットの波形を示す図、第６図はＣＩ　ＴＯ−Ｗ
ＲＡＰサブ・モジュールの笑行プログラムのフローチャ
ー１示す図、第７図に伝送されるピッ）を選択するサブ
ルーチンのフローチャートを示す因、第８図はビット・
コンベテイシヨン・サブルーチンのフローチャートを示
す図、第９図はデータ及びビット・ポジション・ビット
のインターリ−ブト伝送のフォーマットｖ示す図、第１
θ図はデコーダのブロック図、第１１図はデコーダのフ
ローチャートに示す図でるる。１０・・・・データソース、１２，１４・−・・データ
圧縮モジュール、ｊｆＪａａａΦデコーダ、２０・・−
・ティスプレィ−バッファ、３２・・・・ＣＩ　ＴＯ−
ＷＲＡＰサブ・モジュール、４２・・−・データ・レジ
スタ装置、４４・・・＠セグメント・タグ・レジスタ、
４６１１＃・−ビット・ポジション・レジスタ装置、４
８・・・・内部ＣＩＴＯチャネル、５０−・・・データ
ービット・レジスタ、５２・・・−ワード・バウンダリ
・レジスタ、５４・・・−チャネル・ステータス・レジ
スタ、５６◆１１１１−フレームφナンバー命レジスタ
、２００　・・・・データスイッチ、２０２・・・・デ
ータソースメ、２０４・・・・タグ・レジスタ、２０６
　・・・・　ワード・バウンダリ・レジスタ、２０８　
Φ−・・　アドレス・デコーダ、２１Ｇ。２１２　・・・ｅ　ティスプレィ・バッファ。

Claims

【特許請求の範囲】

（１）前のデータビット伝送とは異なる後のデータビッ
ト伝送で伝送されるべきデータビットの数を表わすビッ
ト・ポジション・ビットとデータビットとのインタリー
ブド伝送から成る圧縮フォーマットで、データソース（
１０）から受信したデータを通信チャネル（３４）に伝
送する少くとも１つのデータ圧縮モジュール（１２、１
４）と；上記通信チャネル（３４）に伝送されたビット
・ポジション・ビットとデータビットとに応答し、デー
タソース（１０）により生じたような元のフォーマット
にデータを再構成するデータデコーダ手段（１８、２０
）とから成ることを特徴とする、データソース（１０）
と最終利用装置（２２）との間に設けられたデータ圧縮
モジュール、データデコーダ及び通信チャネルを有する
データ圧縮装置。
（２）特許請求の範囲第１項記載のデータ圧縮装置にお
いて、少くとも１つのデータ圧縮モジュール（１２、１
４）は複数のサブ・モジュール（３２）から成り、上記
各サブ・モジュール（３２）は、受信したデータの所定のセグメントをそれぞれ記憶する
複数のデータレジスタ（４２）にデータソース（１０）
から受信したデータを一時記憶するデータ記憶手段と；まだ伝送されていない、それに関連したデータレジスタ
（４２）におけるデータビットの数を表わすビット・ポ
ジション・ビットを記憶する、各データレジスタ（４２
）にそれぞれ関連した複数のビット・ポジション・レジ
スタ（４６）と；通信チャネル（３４）に接続し、かつまだ伝送されてい
ない任意のサブ・モジュール（３２）の任意のデータレ
ジスタ（４２）におけるデータビットの最小数に相当す
る数を記憶するワード・バウンダリ・レジスタ（５２）
と；上記複数のデータレジスタ（４２）から伝送されるべき
データビットを繰返し選択する手段（１０４）と；任意
のサブ・モジュールの少くとも１つのデータレジスタ（
４２）からの全ビットが完全に伝送されるまで、内容イ
ンデユースド伝送オーバーラッププロトコルを使用して
他のサブ・モジュール（３２）による選択されたデータ
ビットの伝送と同時に、１度に１つ上記通信チャネル（
３４）に上記選択されたデータビットを伝送する手段（
１１４）と；任意のサブ・モジュール（３２）における
任意のデータレジスタからの全データビットが完全に伝
送されるたびに応答し、内容インデユースド伝送オーバ
ーラッププロトコルを使用して他のサブ・モジュール（
３２）と同時に上記通信チャネル（３４）に上記ビット
・ポジション・ビットを伝送し、任意のサブ・モジュー
ル（３２）における任意のデータレジスタ（４２）に残
つているデータビットの最小数に相当する数を発生する
ビット・コンベテイシヨン手段（１２８）と；上記ワー
ドバウンダリ・レジスタ（１２０）に上記伝送されたビ
ット・ポジション・ビットをレコードする手段とから成
ることを特徴とするデータ圧縮装置。
（３）特許請求の範囲第２項記載のデータ圧縮装置にお
いて、伝送されるべきビットを選択する手段（１０４）
は、上記ビット・ポジション・ビットの伝送の終りに、ワー
ド・バウンダリ・レジスタ（５２）に記憶された数と、
各ビット・ポジション・レジスタ（４６）に記憶された
数とを比較し、上記ワード・バウンダリ・レジスタ（５
２）と同じ数を記憶している、関連したビット・ポジシ
ョン・レジスタ４６を有する各データ・レジスタ（４２
）を選択されたデータレジスタ（４２）として識別する
手段と；選択されたデータビットとして、最低値を有す
る上記選択されたデータレジスタ（４２）における最も
上位のデータビットを、伝送する手段（５０）に伝送す
るデータビット選択手段（１１２）と；選択されたデー
タビットの値とは異なる値を有する最も上位のデータビ
ットを有する各選択されたデータレジスタ（１１８）を
選択されないものとして識別する手段とから成ることを
特徴とするデータ圧縮装置。
（４）特許請求の範囲第３項記載のデータ圧縮装置にお
いて、データビット選択手段（１１２）は、ビット・ポ
ジション・ビットの伝送のすぐ後に１のビット値を有す
る第１選択データビットを、選択されたデータビットと
して放棄し、新しい選択データビットを次の最高順位デ
ータビットから選択する手段（１４５）と；１のビット値を有する上記選択されたビットの放棄に応
じてワード・バウンダリ・レジスタをデクレメントする
手段（１４７）とを含むことを特徴とするデータ圧縮装
置。
（５）特許請求の範囲第４項記載のデータ圧縮装置にお
いて、選択されたデータビットを伝送する手段は、通信
チャネルに接続し上記選択されたデータビットを記憶す
るデータビットレジスタ（５０）と；上記通信チャネル
（３４）に上記選択されたデータビットを伝送しかつ無
の信号として“１”のビット値を有する選択されたデー
タビットと所定のインパルスとして“０”のビット値を
有する選択されたデータビットを伝送するデータ伝送手
段と；通信チャネル（３４）への選択されたデータビッ
トの伝送に応答し、ワード・バウンダリ・レジスタ（３
２）の内容をデクレメントする手段と；上記通信チャネ
ルに接続し、伝送されたデータビットのビット値を記憶
するチャネル・ステータス・レジスタ（５４）と；上記伝送装置に伝送されるデータ・ビット・レジスタ（
４２）のビット値と同じ上記チャネル・ステータス・レ
ジスタ（５４）に記憶されたビット値に応じて、選択さ
れたデータレジスタ（４２）に関連した各ビット・ポジ
ション・レジスタ（４６）の内容をデクレメントする手
段と；上記伝送手段（５０）に伝送される、選択されたビット
とは異なる上記チャネル・ステータス・レジスタ（５４
）のビット値に応じて各選択されたデータレジスタ（４
２）を選択しない手段（１１８）とから成ることを特徴
とするデータ圧縮装置。
（６）特許請求の範囲第５項記載のデータ圧縮装置にお
いて、ビット・コンベテイシヨン手段（１２６）は、ゼ
ロまでデクレメントされるワード・バウンダリ・レジス
タ（５２）に応答し、最も上位のビット位置で開始する
シーケンシヤル順序でビット・ポジション・レジスタ（
４６）のそれぞれにおけるビット位置を識別するビット
位置識別手段（１５２）と；最低ビット値を有する各ビ
ット・ポジション・レジスタ（４６）における選択され
たビット位置からのビット・ポジション・ビットをデー
タ・ビット・レジスタ（５０）にロードするビット・ポ
ジション・ビット選択手段（１５８）と；選択されたビット・ポジション・ビットのビット値を上
記データ・ビット・レジスタ（５０）にロードする手段
と；内容インデユースド伝送オーバーラップ・プロトコルを
使用して他のサブ・モジュール（３２）により選択され
たビット・ポジション・ビットのビット値の伝送と同時
に、上記データレジスタ（５０）にロードされた上記選
択されたビット・ポジション・ビットのビット値を通信
チャネルに伝送する手段（１６０）と；上記通信チャネル（３４）への各ビット・ポジション・
ビットの伝送に応答し、上記ビットポジション識別手段
をデクレメントし、各ビット位置レジスタ（４６）にお
ける次に低いビット位置を識別する手段（１７２）と；各選択されたビット・ポジション・ビットの伝送後、上
記ワード・バウンダリ・レジスタ（５２）に上記チャネ
ル・ステータス・レジスタ（５４）のビット値を繰返し
レコードし、任意のサブ・モジュール（３２）における
任意のデータレジスタにまだ伝送されていないビットの
最小値を表わす数を上記ワード・バウンダリ・レジスタ
（５２）にレコードする手段（１６６）と；上記ビット・ポジション・レジスタ（４６）の最下位ビ
ット位置からのビットの伝送を検出し、ビット・ポジシ
ョン・ビットの伝送及び選択を終了しかつデータビット
の選択及び伝送を開始する手段（１６８）とから成るこ
とを特徴とするデータ圧縮装置。
（７）特許請求の範囲第５項記載のデータ圧縮装置にお
いて、各サブ・モジュール（３２）は、それに関連した
データレジスタ（４２）を識別するタグ・ナンバーを記
憶する、上記データレジスタ（４２）に関連したタグ・
レジスタ（４０）と、各サブ・モジュール（３２）を識
別するフレーム・ナンバーを記憶するフレーム・レジス
タ（５６）とを有し、上記伝送手段（５０）は全データ
・ビットの伝送を丁度完了した上記サブ・モジュール（
３２）の各データ・レジスタ（４２）に関連したタグ・
ナンバーとフレーム・ナンバーを通信チャネルに伝送す
る手段を含み、かつワード・バウンダリ・レジスタ（５
２）は上記タグ・レジスタ及びフレーム・レジスタ（４
０、５６）におけるビット数プラスデータビットの数に
相当する数を記憶することを特徴とするデータ圧縮装置
。
（８）特許請求の範囲第７項記載のデータ圧縮装置にお
いて、データ・デコーダ（１８、２０）は、伝送された
データ・ビットを記憶するデコーダ・データ・レジスタ
（２０２）と；記憶されたデータ・ビットに関連した、伝送されたタグ
及びフレーム・ナンバーを記憶するデコーダ・タグ・レ
ジスタ（２０４）と；インターリーブド・データ・ビットとビット・ポジショ
ン・ビットの伝送において伝送されたビット・ポジショ
ン・ビットを記憶し、かつタグレジスタ及びフレーム・
レジスタ（４０、５６）におけるビット数プラス各デー
タレジスタ（４２）に記憶されたデータ・ビットの数に
等しい数を先ず記憶するデコーダ・ワード・バウンダリ
・レジスタ（２０６）と；各伝送されたデータ、タグ、及びフレームビットの記憶
に応じて、上記デコーダ・ワード・バウンダリ・レジス
タ（２０６）の内容をデクレメントする手段（２２２）
と；上記伝送されたインターリーブド・データ・ビットとビ
ット・ポジション・ビットを受信し、かつ上記デコーダ
・ワード・バウンダリ・レジスタ（２０６）がゼロまで
デクレメントされるまで、上記データ・ビットを上記デ
コーダ・データ・レジスタ（２０２）に、かつ上記タグ
及びフレーム・ビットを上記タグ・レジスタ（２０４）
へ向けるスイッチ手段（２００）と；デコード化されたデータ・ビットを記憶するバッファ手
段（２１０、２１２）と；上記デコーダ・タグ・レジスタ（２０４）に記憶された
タグ及びフレーム・ナンバーに応答し、データ・シフト
・レジスタ（２０２）におけるデータ・ビットが記憶さ
れるべき上記バッファ装置における場所を識別するデー
タ・アドレスを発生するアドレス発生手段（２０８）と
；ゼロまでデクレメントされる上記デコーダ・ワード・バ
ウンダリ・レジスタ（２０６）に応じて、上記発生され
たデータ・アドレスにより識別されたバッファ手段（２
１０、２１２）における場所に、デコーダ・シフト・レ
ジスタ（２０２）に記憶されたデータ・ビットの値を伝
送する手段（２２４）と；ビット・ポジション・ビット
伝送の終了に応答し、ワード・バウンダリ・レジスタ（
２０６）に記憶した数に等しい最下位ビットの数をデコ
ーダ・データ・レジスタ（２０２）の内容から除去し、
次のデータ・ビット伝送において受信されるべきデータ
・ビットの数に等しいビット数を上記デコーダ・データ
・レジスタ（２０２）から除去する手段（２３４、２３
６、２３８、２４０）とから成ることを特徴とするデー
タ圧縮装置。
（９）特許請求の範囲第８項記載のデータ圧縮装置にお
いて、デコーダ・データ・レジスタ（２０２）はシフト
・レジスタであり、かつ除去する手段（２３４、２３６
、２３８、２４０）はデコーダ・ワード・バウンダリ・
レジスタ（２０６）に記憶された数に等しいスペースの
数にシフトすることを特徴とするデータ圧縮装置。
（１０）特許請求の範囲第９項記載のデータ圧縮装置に
おいて、除去する手段は、シフトレジスタ（２０２）の
内容をシフトした後、シフト・レジスタ（２０２）の最
下位ビット位置に１−ビットを挿入し、シフト・レジス
タの内容に非伝送１−ビットを含む手段（２４０）を有
することを特徴とするデータ圧縮装置。