JPS6141181A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6141181A JPS6141181A JP16312784A JP16312784A JPS6141181A JP S6141181 A JPS6141181 A JP S6141181A JP 16312784 A JP16312784 A JP 16312784A JP 16312784 A JP16312784 A JP 16312784A JP S6141181 A JPS6141181 A JP S6141181A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- address
- display memory
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテックス、テレテキストあるいは各種
ＯＡ機器の文字図形の表示装置に関するものである。
ＯＡ機器の文字図形の表示装置に関するものである。
従来例の構成とその問題点
従来、前述の様な分野で用いられていた表示装置は、演
算処理部の動作クロック信号が、表示クロック信号の分
周比になる様に設定されており、表示メモリのアクセス
以外の処理においても演算処理部の可能な演算速度を下
まわる処理速度で動作させていた。このため、演算速度
の不足を７１−ドでおぎなったり、低速処理に甘んじて
いた。
算処理部の動作クロック信号が、表示クロック信号の分
周比になる様に設定されており、表示メモリのアクセス
以外の処理においても演算処理部の可能な演算速度を下
まわる処理速度で動作させていた。このため、演算速度
の不足を７１−ドでおぎなったり、低速処理に甘んじて
いた。
発明の目的
本発明は従来例の問題点を解決するために、演算処理部
の動作クロック信号を表示クロック信号とは独立したも
のとし、演算処理部の能力を十分に発揮できる様にする
ことで演算処理の効率化およびソフトウェア処理の軽減
のためのリードウェア量の増加といったリードウェア負
担の軽減等を目的としている。
の動作クロック信号を表示クロック信号とは独立したも
のとし、演算処理部の能力を十分に発揮できる様にする
ことで演算処理の効率化およびソフトウェア処理の軽減
のためのリードウェア量の増加といったリードウェア負
担の軽減等を目的としている。
発明の構成
本発明は独自の動作周波数で駆動される演算制御手段、
表示用同期信号発生手段、演算制御手段と表示用同期信
号発生手段とのアドレス有効期間の切替えを行なうアド
レス切替手段、表示メモリ、演算制御手段から表示メモ
リをアクセスした場合のアドレスを検出するアドレス検
出手段、アドレス検出手段の検出により該動作周波数の
信号のクロック幅に伸張要求をだすクロック幅伸張手段
、アドレス検出手段からの検出信号をサンプリングし、
表示信号に同期させるためのチップセレクト発生手段、
チップセレクト発生手段により演算制御手段から表示メ
モリにアクセスがあったことが検出された場合に該動作
周波数の信号のクロック幅の伸張を解除するための伸張
解除手段、演算制御手段から表示メモリに対しデータを
書込み読出すための双方向バッファ、表示メモリからの
表示読出信号を映像信号に変換する映像変換部およびＣ
ＲＴディスプレイ等の表示手段より構成される。
表示用同期信号発生手段、演算制御手段と表示用同期信
号発生手段とのアドレス有効期間の切替えを行なうアド
レス切替手段、表示メモリ、演算制御手段から表示メモ
リをアクセスした場合のアドレスを検出するアドレス検
出手段、アドレス検出手段の検出により該動作周波数の
信号のクロック幅に伸張要求をだすクロック幅伸張手段
、アドレス検出手段からの検出信号をサンプリングし、
表示信号に同期させるためのチップセレクト発生手段、
チップセレクト発生手段により演算制御手段から表示メ
モリにアクセスがあったことが検出された場合に該動作
周波数の信号のクロック幅の伸張を解除するための伸張
解除手段、演算制御手段から表示メモリに対しデータを
書込み読出すための双方向バッファ、表示メモリからの
表示読出信号を映像信号に変換する映像変換部およびＣ
ＲＴディスプレイ等の表示手段より構成される。
実施例の説明
第１図に本発明の一実施例の表示装置のブロック構成図
を示す。また第２図に信号のタイムチャートを示す。演
算制御器１は入力されるデータを演算処理し表示用デー
タに変換する機能を有している。動作信号発生器２は、
演算制御器１を動作させるための動作クロック信号Ｅを
出力する。表示用同期信号発生器３は表示のための各種
同期信号を発生するとともに表示メモリ４の表示読出ア
ドレス信号ＤＳＰＡＤ、 アドレス切替部６に対する
アドレス切替信号ＡＤＳＷ等を出力する。表示メモリ４
は、演算制御器１で演算処理された表示用データを記憶
し、記憶されたデータは表示用同期信号発生器３よ多出
力される表示読出アドレス信号ＤＳＰＡＤ により繰返
し読出されラスタスキャン方式により表示される。
を示す。また第２図に信号のタイムチャートを示す。演
算制御器１は入力されるデータを演算処理し表示用デー
タに変換する機能を有している。動作信号発生器２は、
演算制御器１を動作させるための動作クロック信号Ｅを
出力する。表示用同期信号発生器３は表示のための各種
同期信号を発生するとともに表示メモリ４の表示読出ア
ドレス信号ＤＳＰＡＤ、 アドレス切替部６に対する
アドレス切替信号ＡＤＳＷ等を出力する。表示メモリ４
は、演算制御器１で演算処理された表示用データを記憶
し、記憶されたデータは表示用同期信号発生器３よ多出
力される表示読出アドレス信号ＤＳＰＡＤ により繰返
し読出されラスタスキャン方式により表示される。
アドレス切替器６は、演算制御器１から表示メモリ４に
アクセスする場合のアドレス信号ＣＮＴＡＤと表示用同
期信号発生器３から表示メモリ４を表示読出する場合の
表示読出アドレス信号ＤＳＰＡＤとを各々の有効期間ご
とにアドレス切替信号ＡＤＳＷによって切替えてアドレ
ス信号Ｍ ＥＭＡ Ｄとして出力すも 双方向バッフ７６は演算制御器１から表示用メモリ４に
アクセスした場合にのみデータを通し表示読出時には、
データを通過させない機能を有する。
アクセスする場合のアドレス信号ＣＮＴＡＤと表示用同
期信号発生器３から表示メモリ４を表示読出する場合の
表示読出アドレス信号ＤＳＰＡＤとを各々の有効期間ご
とにアドレス切替信号ＡＤＳＷによって切替えてアドレ
ス信号Ｍ ＥＭＡ Ｄとして出力すも 双方向バッフ７６は演算制御器１から表示用メモリ４に
アクセスした場合にのみデータを通し表示読出時には、
データを通過させない機能を有する。
演算制御器１から表示メモリ４に対しアクセスを行なう
とアドレス検出器７は表示メモリ４に対しアクセスがあ
ることを検出しアクセス有効期間中は、アクセス検出信
号ＤＴＣ８ｅ出力する。
とアドレス検出器７は表示メモリ４に対しアクセスがあ
ることを検出しアクセス有効期間中は、アクセス検出信
号ＤＴＣ８ｅ出力する。
クロック幅伸張器８は、アクセス検出信号ＤＴ Ｃ８が
有効であることを検出すると解除されるまでクロック幅
伸長処理を行ない動作信号発生器２より出力される動作
クロック信号Ｅの信号レベルを保持する。クロック幅伸
長器８によりクロツク信号Ｅの信号レベルが保持される
と演算制御器１の動作は一時的に停止されアドレス信号
ＣＮＴＡＤもその信号レベルが保持されたままになる。
有効であることを検出すると解除されるまでクロック幅
伸長処理を行ない動作信号発生器２より出力される動作
クロック信号Ｅの信号レベルを保持する。クロック幅伸
長器８によりクロツク信号Ｅの信号レベルが保持される
と演算制御器１の動作は一時的に停止されアドレス信号
ＣＮＴＡＤもその信号レベルが保持されたままになる。
アドレス検出器７からアクセス検出信号ＤＴＣ８が出力
されている場合に第２図に示した様なアクセス有効区間
チップセレクト信号ＡＣＥＣ８の有効区間（レベル″１
”）が来るとチップセレクト発生器９により演算制御器
１に対して有効アクセスを示すチップセレクト信号ＭＰ
ＵＣ８が出力されこの時点で双方向バッファ６を通過す
るデータが有効となる。伸張解除器１ｏはＭＰＵＣ８信
号よりチップセレクト期間の終端を検出するとクロック
幅伸張器８に対して伸張解除信号ＥＮＤＥＸ信号を出力
する。このことにより保持されていた信号Ｅは通常に復
帰し演算制御器１からのＣＮＴＡＤのレベルも変化し、
アドレス検出器７の状態も変化すも以上の様な一連の動
作により演算制御器１から表示メモリ４へのアクセスが
可能となる。表示メモリ４に書込まれたデータは、表示
読出アドレス信号ＤＳＰＡＤにより読出され映像合成部
１１に取込まれ、表示用同期信号発生器３からの読出信
号ＤＣＬＫによって時系列的に読出されディスプレイ１
２上に表示される。
されている場合に第２図に示した様なアクセス有効区間
チップセレクト信号ＡＣＥＣ８の有効区間（レベル″１
”）が来るとチップセレクト発生器９により演算制御器
１に対して有効アクセスを示すチップセレクト信号ＭＰ
ＵＣ８が出力されこの時点で双方向バッファ６を通過す
るデータが有効となる。伸張解除器１ｏはＭＰＵＣ８信
号よりチップセレクト期間の終端を検出するとクロック
幅伸張器８に対して伸張解除信号ＥＮＤＥＸ信号を出力
する。このことにより保持されていた信号Ｅは通常に復
帰し演算制御器１からのＣＮＴＡＤのレベルも変化し、
アドレス検出器７の状態も変化すも以上の様な一連の動
作により演算制御器１から表示メモリ４へのアクセスが
可能となる。表示メモリ４に書込まれたデータは、表示
読出アドレス信号ＤＳＰＡＤにより読出され映像合成部
１１に取込まれ、表示用同期信号発生器３からの読出信
号ＤＣＬＫによって時系列的に読出されディスプレイ１
２上に表示される。
なお、第２図において説明のため信号の極性を一意的に
したが、どの様な極性の信号の組合せにしても同様の効
果が得られ本発明に含まれるのは言うまでもない。
したが、どの様な極性の信号の組合せにしても同様の効
果が得られ本発明に含まれるのは言うまでもない。
発明の効果
本発明は演算制御器と表示用同期信号発生器を非同期と
し、表示メモリアクセス以外では演算制御器は仕様値の
最大の動作周波数で駆動されるために演算処理効率を高
めるというすぐれた効果を得るばかシでなくシンプルな
回路構成により表示メモリアクセス時には、表示信号系
と同期がとれるという効果が得られる。
し、表示メモリアクセス以外では演算制御器は仕様値の
最大の動作周波数で駆動されるために演算処理効率を高
めるというすぐれた効果を得るばかシでなくシンプルな
回路構成により表示メモリアクセス時には、表示信号系
と同期がとれるという効果が得られる。
第１図は本発明の一実施例の表示装置のブロック構成図
、第２図は第１図における信号のタイムチャートである
。 １・・・・・・演算制御器、２・・・・・・動作信号発
生器、３・・・・・・表示用同期信号発生器、４・・・
・・・表示メモリ、５・・・・・・アドレス切替器、６
・・・・・・双方向バッファ、７・・・・・・アドレス
検出器、８・・・・・・クロック幅伸張器、９・・・・
・・チップセレクト発生器、１０・・・・・・伸張解除
器、１１・・・・・・映像変換器、１２・・・・・・デ
ィスプレイ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名６Ｑ
＼町
、第２図は第１図における信号のタイムチャートである
。 １・・・・・・演算制御器、２・・・・・・動作信号発
生器、３・・・・・・表示用同期信号発生器、４・・・
・・・表示メモリ、５・・・・・・アドレス切替器、６
・・・・・・双方向バッファ、７・・・・・・アドレス
検出器、８・・・・・・クロック幅伸張器、９・・・・
・・チップセレクト発生器、１０・・・・・・伸張解除
器、１１・・・・・・映像変換器、１２・・・・・・デ
ィスプレイ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名６Ｑ
＼町
Claims (1)
- マイクロプロセッサ等の演算処理部の動作クロック信号
と表示メモリ読出クロック信号とを互いに非同期とし、
前記演算処理部からのアクセス時のアドレスと表示メモ
リの情報読出時のアドレスを切替えるための表示信号に
同期して切替機能を有し、前記演算処理部より表示メモ
リにアクセスした場合にデータ書込あるいはデータ読出
に必要な時間のみ前記演算処理部の動作クロック信号の
クロック幅を前記アドレス切替器の切替え信号に同期し
て伸張させ、前記表示メモリに記憶された情報をラスタ
スキャン方式による同期信号に同期させ読出表示するこ
とを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16312784A JPS6141181A (ja) | 1984-08-02 | 1984-08-02 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16312784A JPS6141181A (ja) | 1984-08-02 | 1984-08-02 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6141181A true JPS6141181A (ja) | 1986-02-27 |
Family
ID=15767701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16312784A Pending JPS6141181A (ja) | 1984-08-02 | 1984-08-02 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6141181A (ja) |
-
1984
- 1984-08-02 JP JP16312784A patent/JPS6141181A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63153583A (ja) | 表示装置 | |
| JPS6141181A (ja) | 表示装置 | |
| JPS61270954A (ja) | 回線監視装置 | |
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| JPS6152687A (ja) | 表示装置 | |
| JPS615283A (ja) | 画像表示方式 | |
| KR910010286A (ko) | 비디오 디스플레이 어뎁터 | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JPS6154535A (ja) | 最大値最小値演算回路 | |
| JPS61151588A (ja) | 画像表示回路 | |
| JPH04331981A (ja) | 液晶表示装置 | |
| JPS6284678A (ja) | テレビジヨン受像機 | |
| JPH01137345A (ja) | ラスターアドレス発生回路 | |
| SU1244704A1 (ru) | Устройство дл отображени графической информации на экране электронно-лучевой трубки | |
| JPS6129885A (ja) | 表示メモリのアクセス信号発生装置 | |
| JPS649637B2 (ja) | ||
| JPS6258297A (ja) | 表示装置のフレ−ムメモリ制御回路 | |
| JPS59151186A (ja) | 文字表示装置 | |
| JPS58205186A (ja) | 表示装置 | |
| JPS62133481A (ja) | 表示装置の制御装置 | |
| JPS6124665U (ja) | デイジタルストレ−ジオシロスコ−プ | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPS63279294A (ja) | 表示機構 | |
| JPH0758504B2 (ja) | 画像入力装置 | |
| JPH03208092A (ja) | 表示装置 |