JPS6146021A - Alignment mark - Google Patents

Alignment mark

Info

Publication number
JPS6146021A
JPS6146021A JP59166374A JP16637484A JPS6146021A JP S6146021 A JPS6146021 A JP S6146021A JP 59166374 A JP59166374 A JP 59166374A JP 16637484 A JP16637484 A JP 16637484A JP S6146021 A JPS6146021 A JP S6146021A
Authority
JP
Japan
Prior art keywords
mark
detected
detection
scanning
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59166374A
Other languages
Japanese (ja)
Inventor
Makoto Kato
誠 加藤
Shinji Okazaki
信次 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59166374A priority Critical patent/JPS6146021A/en
Publication of JPS6146021A publication Critical patent/JPS6146021A/en
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To do precisely alignment without resulting in erroneous detection even if there are foreign matters or defects near the alignment mark, by formig the mark such that two or more pairs of lines with intervals set at a given length are extended in plane directions perpendicular to each other. CONSTITUTION:For a predetermined mark 10, electron beams are scanned as shown by B1. When a foreign matter 20 is detected during scanning, it is easily determined that that is erroneous detectin or that may be erroneous detection because of three peaks detected. On scanning B2, the foreign matter 20 may be mistakenly detected because of two peaks. The mark 10, however, has intervals set at a given length between the line pair 10a and 10a and the line pair 10b and 10b respectively, so it can be determined that is erroneous detection by detecting an interval distance between the mark 10 and the foreign matter 20. Therefore, if the detection is done whole changing scanning positions, the detection by such a scanning B3 will be done necessarily, so that the mark can be precisely detected.

Description

【発明の詳細な説明】 〔技術分野〕 本発明はアライメント用マークの形状に関し、特に電子
描画用アライメントに好適なマークの形状に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to the shape of an alignment mark, and particularly to a mark shape suitable for electronic drawing alignment.

〔背景技術〕[Background technology]

半導体装置の製造工程は、半導体ウェーノーの主面に種
々のパターンの拡散層や薄膜を形成することKより行な
われるが、この場合各パターンの相互平面位置にずれが
生じると微細かつ特性のよい素子回路を得ることは難か
しい。このため、この種の製造に際しては、ウェーハへ
の先行するパターン形成工程でその一部にアライメント
用マークを形成しておき、続く工程でこのマークを検出
した上でこれを基準としてその(続工程)パターン形成
を行なう方法がとられている。
The manufacturing process of semiconductor devices is carried out by forming various patterns of diffusion layers and thin films on the main surface of a semiconductor wafer. In this case, if the mutual plane positions of the patterns are misaligned, the fineness and characteristics of the device may deteriorate. It is difficult to obtain the circuit. For this reason, in this type of manufacturing, an alignment mark is formed on a part of the wafer in the preceding pattern formation process, and this mark is detected in the subsequent process and used as a reference for the subsequent process. ) A method of forming a pattern has been adopted.

ところで、このマークを用いたアライメントに際し、従
来のフォトリングラフィ技術では先行工程において形成
されたマークと、続く工程において用いるフォトマスク
のマークとを利用して両者を合致させる方法がとられて
いる。このため、つェーハ表面等に多少の異物や欠陥が
生じていてもアライメントの支障になることは少ない。
By the way, when performing alignment using this mark, in conventional photolithography technology, a method is used in which a mark formed in a preceding step and a mark on a photomask used in a subsequent step are used to match the two. Therefore, even if some foreign matter or defects occur on the surface of the wafer, alignment is unlikely to be hindered.

ところが、近年のパターンの微細化に伴なって実用化さ
れてきた電子ビームを直接ウェーハ表面に投射してパタ
ーン露光を行なう、所ff1lEB直接描画方式では、
先行工程において形成されたマークを直接検出する方法
をとらざるを得す、このため、異物や欠陥の存在によっ
てマークの検出に誤差が生じ易いという問題がある。
However, in the FF11EB direct writing method, which has been put into practical use with the recent miniaturization of patterns, in which pattern exposure is performed by directly projecting an electron beam onto the wafer surface,
A method of directly detecting the marks formed in the preceding process has to be used, which poses a problem in that errors in mark detection are likely to occur due to the presence of foreign objects or defects.

即ち、第5図に示すように、従来のアライメント用マー
ク1は十字形状の単線で構成され、これら各線を直交す
る方向の微小範囲でEB線を走査しその反射率の変化等
を検出することによりマークを検出している。このため
、図示のように、マークの近くに異物や欠陥2等が存在
していると、この反射率変化をも検出してしまうことに
なり、図示(AI )のような走査では2箇所を検出す
ることから誤検出ないし誤検出のおそれがあることが判
るが、図示(A2 )の走査ではマーク10代りに欠陥
2を検出しても誤検出であることは判らず、誤った位置
データがそのまま取込まれ、結果的に誤った(位置ずれ
の生じた)EB描画が行なわれることになる。
That is, as shown in FIG. 5, the conventional alignment mark 1 is composed of a cross-shaped single line, and the EB line is scanned in a minute range in a direction orthogonal to each of these lines to detect changes in reflectance, etc. The mark is detected by Therefore, as shown in the figure, if there is a foreign object or defect 2 near the mark, this reflectance change will also be detected, and scanning as shown in the figure (AI) will detect two places. However, in the scanning shown in the figure (A2), even if defect 2 is detected instead of mark 10, it is not clear that it is an erroneous detection, and incorrect position data is detected. The image is captured as is, resulting in incorrect (misaligned) EB drawing.

なお、電子ビーム描画技術を詳しく述べである例として
は、工業調査会発行電子材料1981年11月号別冊、
昭和56年11月10日発行、P。
Examples of detailed explanations of electron beam drawing technology include the November 1981 issue of Electronic Materials published by Kogyo Kenkyukai,
Published November 10, 1981, P.

110〜P、116がある。There are 110 to P and 116.

〔発明の目的〕[Purpose of the invention]

本発明の目的はアライメント用マークの検出に際して前
述した従来方法をそのまま利用しても検出誤差の生ずる
ことのないアライメント用マークの形状を提供すること
Kある。
An object of the present invention is to provide a shape of an alignment mark that does not cause a detection error even if the conventional method described above is used as is when detecting the alignment mark.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、アライメント用マークの形状を、所定間隔お
いた少なくとも2本の線対を互に直交する平面方向忙延
設した構成とすることにより、近傍に異物や欠陥が存在
していても誤検出を生ずることなくアライメントを正確
かつ高精度に行なうことができる。
In other words, by making the shape of the alignment mark such that at least two pairs of lines spaced at a predetermined distance extend in a plane direction orthogonal to each other, false detection can be avoided even if foreign objects or defects are present in the vicinity. Alignment can be performed accurately and with high precision without causing problems.

〔実施例1〕 第1図は本発明のアライメント用マークの平面形状を示
し、第2図はマーク位置を検出する際の断面状態を示し
ている。即ち、本例はA、6配線のパターニング用のE
B描画を例示しており、マーク10は第2図のようにp
tシリサイド17で形成している。図において、シリコ
ン基板11上のSiO□膜12上にはSiN膜13、ポ
リシリコン膜14およびPSG等の眉間膜15を形成し
、この眉間膜15にマーク形状の溝16を形成してい”
 る。そして、この溝16内にはptシリサイド1;7
を底部上に充填してマーク10を構成している。
[Embodiment 1] FIG. 1 shows a planar shape of an alignment mark of the present invention, and FIG. 2 shows a cross-sectional state when detecting the mark position. That is, in this example, A and E for patterning 6 wirings are used.
B drawing is illustrated, and mark 10 is p as shown in Figure 2.
It is formed of t-silicide 17. In the figure, a SiN film 13, a polysilicon film 14, and a glabellar film 15 such as PSG are formed on a SiO□ film 12 on a silicon substrate 11, and a mark-shaped groove 16 is formed in this glabellar film 15.
Ru. In this groove 16, PT silicide 1;
The mark 10 is formed by filling the bottom of the mark.

なお、このptシリサイド17は、素子部におけるコン
タクトと同時に形成される3ものである。ptシリサイ
ド17上にはA2配線膜18を形成し、七の上にはこの
AA配線膜18をリングラフィ技術でパターニングする
ための電子線レジスト膜19を形成している。
Note that this pt silicide 17 is formed at the same time as the contacts in the element portion. An A2 wiring film 18 is formed on the PT silicide 17, and an electron beam resist film 19 is formed on the PT silicide 17 for patterning this AA wiring film 18 by phosphorography technology.

前記マーク10は、第1図のように、その平面形状が所
要の間隔おいた平行な2本の線対10aと10a、10
bと10bからなり、これらを平面X、Y方向に交差す
る十字状となるように延設し、大略井字状に形成してい
る。
The mark 10, as shown in FIG.
b and 10b, which extend in a cross shape that intersects in the X and Y directions of the plane, and are formed roughly in the shape of an I-shape.

したがって、このマーク10によれば、第2図のように
上方からEB線Eをウェーハ11表面に投射してこれを
走査すれば、ptシリサイド17の存在する部位ではE
BiEの反射率が他の部位よりも高いので、マーク検出
信号として取込むことができ、平面X方向、Y方向にこ
の信号を得ることによりマーク位置を検出できる。とご
ろが、マーク(ptシリサイド17)の近傍に図示のよ
うに異物20が存在しているとこの部位での反射率も増
大され−るため検出に混乱が生じ易い。
Therefore, according to this mark 10, if the EB line E is projected onto the surface of the wafer 11 from above and scanned as shown in FIG.
Since the reflectance of BiE is higher than that of other parts, it can be taken in as a mark detection signal, and the mark position can be detected by obtaining this signal in the plane X direction and Y direction. However, if a foreign object 20 is present near the mark (PT silicide 17) as shown in the figure, the reflectance at this location will also be increased, which may easily cause confusion in detection.

しかしながら、第1図のように本例では、マーク101
’ltt、テE BiEが図示(Bt  )、CB2)
のように走査され、その走査において異物20を検出す
ることがあっても、図示(B、)の場合にはピーク値が
3個となるために誤検出又は誤検出のおそれがあること
を容易に判定できる。又、図示(B、)の場合には2個
のピーク値であることから誤検出し易いが、マーク10
は、線対10aと10a、10bと10bの間隔が所要
の値に設定されていることから、マーク10と異物20
との間隔を検出することによりこれを誤検出であると判
定することになる。したがって、走査位置を変化しなが
ら検出を行なえば、必ず図示(B、)のような検出が行
なわれ、正確なマークの検出を行な)ことができる。
However, as shown in FIG. 1, in this example, the mark 101
'ltt, TE BiE illustrated (Bt), CB2)
Even if a foreign object 20 is detected during the scanning, there is a risk of false detection or false detection in the case shown in (B,) because there are three peak values. It can be determined that In addition, in the case of (B,) shown in the figure, there are two peak values, so it is easy to misdetect, but the mark 10
Since the distance between the line pairs 10a and 10a and 10b and 10b is set to the required value, the mark 10 and the foreign object 20
By detecting the interval between the two, this is determined to be an erroneous detection. Therefore, if detection is performed while changing the scanning position, detection as shown in (B) is always performed, and accurate mark detection can be achieved.

〔実施例2〕 第3図および第4図は他の実施例を示す。本例では第2
A2配線のバターニング工程に適用し、層間膜としての
S io、膜の段差を利用してアライメント用マークを
形成している。即ち、シリコン基板21上ノSiO2膜
22上に第1AliJI23をパターン形成した上に眉
間膜として5i02膜24を形成し、このSiO2膜2
4上24チングして段差27を刻成しマーク30を形成
している。このエツチングは、図外における第1A−g
配線23へのコンタクトと同時に形成することは言うま
でもない。5i02膜24上には第2AA配線膜25を
形成し、その上にEB描画によってマスクとなる電子線
レジスト膜26を形成している。
[Embodiment 2] FIGS. 3 and 4 show another embodiment. In this example, the second
It is applied to the patterning process of A2 wiring, and alignment marks are formed using Sio as an interlayer film and the step difference in the film. That is, a first AliJI 23 is patterned on the SiO2 film 22 on the silicon substrate 21, and then a 5i02 film 24 is formed as a glabellar film, and this SiO2 film 2
A mark 30 is formed by engraving a step 27 on the surface of the wafer. This etching is performed on the first A-g not shown.
Needless to say, this is formed at the same time as the contact to the wiring 23. A second AA wiring film 25 is formed on the 5i02 film 24, and an electron beam resist film 26 serving as a mask is formed thereon by EB writing.

前記マーク30は、第3図のよ5に、その平面形状を所
要間隔の2本の線対30aと30a。
As shown in FIG. 3, the mark 30 has a planar shape formed by two pairs of lines 30a and 30a at a required interval.

30bと30bを平面X、Y方向に互に直交するように
延設し全体とし″CL字状に形成している。
30b and 30b extend perpendicularly to each other in the planes X and Y directions, forming a ``CL'' shape as a whole.

したがって、このマーク30によれば、第4図のよ5に
上方からEB線Eをウェーハ21表面に投射してこれを
走査すれば、SiO2膜24上24チングされた部位で
はEB線Eの反射率が他の部位よりも高いのでマーク検
出信号として取込むことができ、平面X方向、Y方向に
この信号を得ることによりマーク位置を検出できる。と
ころが、マーク(Stow膜24のエツチング部位)の
近傍に5iOz膜24の欠陥31が生じているとこの部
位で第1A4配線23が現われて反射率が増大されるた
め、検出に混乱が生じ易い。
Therefore, according to this mark 30, if the EB ray E is projected onto the surface of the wafer 21 from above and scanned as shown in 5 in FIG. Since the rate is higher than that of other parts, it can be taken in as a mark detection signal, and the mark position can be detected by obtaining these signals in the X and Y directions of the plane. However, if a defect 31 in the 5iOz film 24 occurs in the vicinity of the mark (etched part of the Stow film 24), the first A4 wiring 23 appears at this part and the reflectance increases, which tends to confuse the detection.

しかしながら、本例にあっても前例と同様に第3図のよ
うに、マーク30の近傍に欠陥31が生じていても、マ
ーク30の線対30aと30a。
However, in this example as well as in the previous example, even if a defect 31 occurs near the mark 30 as shown in FIG. 3, the line pair 30a and 30a of the mark 30.

30bと30bの線間隔が所要の値であることから、図
示(CI  )、(C2) 、(cs  )のような走
査においてはこれが誤検出であることを容易に判定する
ことができる。結局、図示(C4)のような走査による
正確なマーク位置検出のみ行なうことができる。
Since the line spacing between 30b and 30b is a required value, it can be easily determined that this is an erroneous detection in the scans shown in (CI), (C2), and (cs). In the end, only accurate mark position detection can be performed by scanning as shown in the figure (C4).

〔効果〕〔effect〕

(1)アライメント用マークの平面形状を、所要の間隔
を有する少なくとも2本の線対を互に直交する方向に延
設した構成としているので、マークの近傍に異物や欠陥
が存在していてもマークの特有の線間隔を検出すること
Kより、これら異物や欠陥による誤検出を確実に判断す
ることがき、誤ったマーク位置検出を確実に防止するこ
とができる。
(1) The planar shape of the alignment mark is such that at least two pairs of lines with the required spacing extend in mutually orthogonal directions, so even if there are foreign objects or defects in the vicinity of the mark, By detecting the characteristic line spacing of the marks, it is possible to reliably determine erroneous detection due to foreign objects or defects, and it is possible to reliably prevent erroneous mark position detection.

(2)アライメント用マークは平面の直交方向に夫々少
なくとも2本の所要間隔の線対を延設しているので、平
面X方向、Y方向のいずれの方向にも誤検出を判断でき
、マークの平面位置を正確かつ高精度に検出できる。
(2) Since the alignment mark has at least two pairs of lines extending at the required interval in the direction orthogonal to the plane, it is possible to judge erroneous detection in either the X direction or the Y direction of the plane. Planar position can be detected accurately and with high precision.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、マークの線
対は3本以上であってもよく、また2本の線対を2組づ
つ配列した構成としてもよい。また、マークを構成する
膜材質は処理の工程の違いによって種々のものが利用で
きる。
Although the invention made by the present inventor has been specifically explained above based on examples, the present invention is not limited to the above-mentioned examples (although it is possible to make various changes without departing from the gist of the invention). For example, the mark may have three or more line pairs, or may have a configuration in which two line pairs are arranged in two sets.Furthermore, the film material constituting the mark may vary depending on the processing process. Various types are available depending on the difference.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体ウェーハへの
EB直接描画法を用いたリングラフィ技術に適用した場
合について説明したが、それに限定されるものではなく
、光やXiを使用し赳リソグラフィ技術はもとより、そ
れ以外のウェ−ハの処理におけるウェーハ位置検出に適
用できる。
The above explanation has mainly been about the application of the invention made by the present inventor to the phosphorography technology that uses the EB direct writing method on semiconductor wafers, which is the field of application that formed the background of the invention, but the invention is not limited thereto. Instead, it uses light and Xi and can be applied to wafer position detection in lithography technology as well as other wafer processing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のアライメント用マークの平
面形状図、 第2図はその断面図、 第3図は本発明の他の実施例の平面形状図、第4図はそ
の断面図、 第5図はこれまでのマークの平面形状図である。 lO・・・マーク、10a、10b・・・線対、11・
・・シリコン基板、17・・・ptシリサイド、18・
・・AA配線膜、20・・・異物、21・・・シリコン
基板、23・・・第1AA配線、25・・・第2AA配
線、27・・・段差、30−・・−f−り、30a、3
0b・・・線対、B’1−a IC1〜4・・・EB線
走査。 代理人 弁理士  高 橋 明 失 笑   1  図   ′ 第  2  図
Fig. 1 is a plan view of an alignment mark according to an embodiment of the present invention, Fig. 2 is a cross-sectional view thereof, Fig. 3 is a plan view of another embodiment of the present invention, and Fig. 4 is a cross-sectional view thereof. , FIG. 5 is a plan view of the conventional mark. lO...Mark, 10a, 10b...Line pair, 11.
...Silicon substrate, 17...PT silicide, 18.
...AA wiring film, 20...Foreign matter, 21...Silicon substrate, 23...First AA wiring, 25...Second AA wiring, 27...Step, 30-...-f-ri, 30a, 3
0b... Line pair, B'1-a IC1-4... EB line scanning. Agent Patent Attorney Akira Takahashi Laughter 1 Figure ′ Figure 2

Claims (1)

【特許請求の範囲】 1、半導体ウェーハの表面上に先行するパターン形成工
程によって形成し、続く工程でその位置検出を行なって
この工程のパターン形成を行なうようにしたアライメン
ト用マークであって、このマークの平面形状を、所要間
隔おいた少なくとも2本の線対を互に直交する平面方向
に延設した形状に構成したことを特徴とするアライメン
ト用マーク。 2、2本の線対を十字状に交差させて井字状に形成して
なる特許請求の範囲第1項記載のアライメント用マーク
。 3、2本の線対の夫々に直交する方向にEB線を走査し
、その反射信号の変化によってマーク位置を検出し得る
マークとして構成してなる特許請求の範囲第1項又は第
2項記載のアライメント用マーク。
[Scope of Claims] 1. An alignment mark that is formed on the surface of a semiconductor wafer in a preceding pattern forming process, and whose position is detected in a subsequent process to form a pattern in this process. An alignment mark characterized in that the planar shape of the mark is configured such that at least two pairs of lines spaced apart from each other extend in mutually orthogonal plane directions. 2. The alignment mark according to claim 1, which is formed by intersecting two pairs of lines in a cross shape to form a square shape. 3. Claims 1 or 2 constituted as a mark whose position can be detected by scanning the EB line in a direction orthogonal to each of the two line pairs and detecting the mark position based on a change in the reflected signal. alignment mark.
JP59166374A 1984-08-10 1984-08-10 Alignment mark Pending JPS6146021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59166374A JPS6146021A (en) 1984-08-10 1984-08-10 Alignment mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166374A JPS6146021A (en) 1984-08-10 1984-08-10 Alignment mark

Publications (1)

Publication Number Publication Date
JPS6146021A true JPS6146021A (en) 1986-03-06

Family

ID=15830222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59166374A Pending JPS6146021A (en) 1984-08-10 1984-08-10 Alignment mark

Country Status (1)

Country Link
JP (1) JPS6146021A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074297A (en) * 2004-08-31 2006-03-16 Kyocera Kinseki Corp Quartz crystal exposure mask
JP2010240705A (en) * 2009-04-08 2010-10-28 Kyoshin Co Ltd Manufacturing method of metal products
WO2025074814A1 (en) * 2023-10-03 2025-04-10 Agc株式会社 Substrate with multilayer reflective film, reflective mask blank, reflective mask, method for manufacturing substrate with multilayer reflective film, method for manufacturing reflective mask blank, and method for manufacturing reflective mask

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074297A (en) * 2004-08-31 2006-03-16 Kyocera Kinseki Corp Quartz crystal exposure mask
JP2010240705A (en) * 2009-04-08 2010-10-28 Kyoshin Co Ltd Manufacturing method of metal products
WO2025074814A1 (en) * 2023-10-03 2025-04-10 Agc株式会社 Substrate with multilayer reflective film, reflective mask blank, reflective mask, method for manufacturing substrate with multilayer reflective film, method for manufacturing reflective mask blank, and method for manufacturing reflective mask

Similar Documents

Publication Publication Date Title
JP3343026B2 (en) Semiconductor integrated circuit and method of manufacturing the same
KR0170909B1 (en) Overlay detecting method of semiconductor device
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
US6936931B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
JP2988393B2 (en) Exposure method
JPH0594933A (en) Alignment check pattern
JPH0321901B2 (en)
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
JP2859855B2 (en) Fine pattern alignment method for semiconductor device
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
JPH07153673A (en) Semiconductor device manufacturing method and measurement mark pattern
CN115390374B (en) Overlay error measurement method and method for controlling semiconductor manufacturing process
JP2001267202A (en) Overlay measurement mark, method of measuring the same, and semiconductor device having overlay measurement mark
CN119620535B (en) Semiconductor structure, forming method thereof and method for measuring overlay error
JPS5846054B2 (en) photo mask
JPS6146021A (en) Alignment mark
KR101067860B1 (en) Multi-overlay measuring mark and forming method
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
JP2806242B2 (en) Alignment mark for electron beam exposure and method for detecting alignment mark for electron beam exposure
US5882980A (en) Process of forming bipolar alignment mark for semiconductor
JPH06324475A (en) Reticle
CN114236983A (en) Method for manufacturing alignment mark of photoetching machine and wafer
JP2687418B2 (en) Semiconductor device
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
US20050244729A1 (en) Method of measuring the overlay accuracy of a multi-exposure process