JPS6151414B2 - - Google Patents

Info

Publication number
JPS6151414B2
JPS6151414B2 JP54013563A JP1356379A JPS6151414B2 JP S6151414 B2 JPS6151414 B2 JP S6151414B2 JP 54013563 A JP54013563 A JP 54013563A JP 1356379 A JP1356379 A JP 1356379A JP S6151414 B2 JPS6151414 B2 JP S6151414B2
Authority
JP
Japan
Prior art keywords
electron beam
layer
beam resist
water
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54013563A
Other languages
English (en)
Other versions
JPS55105331A (en
Inventor
Yasuo Iida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1356379A priority Critical patent/JPS55105331A/ja
Publication of JPS55105331A publication Critical patent/JPS55105331A/ja
Publication of JPS6151414B2 publication Critical patent/JPS6151414B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は、半導体デバイス製造に用いられる所
謂電子線露光技術を電気的絶縁素材上に形成した
電子線レジストに対して適用する方法に関するも
のである。
半導体デバイスもその用途拡大に伴い、より高
機能化、高密度化が要求され、また開発時間の短
期化も要求されている。
電子線露光においては、数千Åに絞つた電子線
束(以下電子ビームという。)を計算機により位
置制御して走査し所望の図形を描画するため、従
来の光学的露光方法を比較してはるかに微細なパ
ターンを精度よく形成できること、描画パターン
の修正のおよび変更が容易であること等々の利点
があるため、前記の目的に適していると目されそ
の発展が期待されている。
電子線露光技術を用いた半導体デバイス製造方
法としては、一旦光学露光等に用いられるマスク
を電子線露光技術により製造しこれを用いて半導
体基板にパターンを光学露光方法によつて転写す
る方法と、半導体基板上に直接電子線レジストの
層を形成しこれを直接電子線でパターンを描画す
る方法とがある。本発明は前者に適用し得るもの
であるが勿論マスク製作に限定するものでない。
光学露光用マスク材質としては、酸化クロムや
酸化鉄が可視光を透過する一方レジストを感光す
る紫外光は透過しにくいという便利な性質がある
ため多用されている。この酸化クロムもしくは酸
化鉄の層はガラス基板上に形成されており、この
酸化クロムもしくは酸化鉄の層をパターン化する
ため、これらの層の上に形成した電子線レジスト
の層を電子線描画するわけである。しかしこのと
き、これらの層の絶対厚は極めて薄いこともあつ
てその電気抵抗が高く、基板のガラスを含めて全
体が絶縁性であるため、電子線露光中に電子が累
積化して蓄積され、電子ビームが反撥される結果
正確な描画が行えなくなるという問題がある。ま
た半導体基板に直接描画する場合についても、プ
ロセス工程によつては厚い絶縁膜上に描画する必
要が生じることが多くあり、やはり電子の累積化
の問題がある。本発明はこのような場合にも有効
である。
本発明の目的は、実効的に絶縁性とみなせる素
材上に形成した電子線レジストを電子線(必ずし
もビーム状であることは要しない。)で感応させ
るに際して、電子の累積化現象を実効的に除き影
響がない程度まで減じることにある。
上記目的を達成する一つの手段としては電子線
レジスト膜上に電子ビームが貫通可能な程度に薄
い金属膜を堆積することが考えられるが、その金
属膜除去には化学的反応性の強い腐食液を使用す
る必要がありまたしばしば加熱する必要があるた
め電子線レジスト膜への悪影響が大きすぎ事実上
使えない方法であつた。
そこで、本発明者は、電子線レジスト膜と金属
膜との間に水のごとく電子線レジストに対する影
響のきわめて弱い液薬で容易に溶解できる層を挾
むことを考えた。これにより金属膜は前記試薬中
で中間層に乗つてはくりされてしまうため、金属
腐食液のごとき化学的反応性の強い試薬の使用の
必要性がなくなり、電子線レジスト膜への悪影響
なしに電子の累積化を防ぐことができるようにな
つた。本発明者が選択した前記中間層素材は水溶
性高分子材料であればよい。例えばポリビニルア
ルコール、ポリビニルピロリドン、ポリエチレン
グリコール、等でよい結果を得ている。
この発明は絶縁性マスク基板または電子線が貫
通できない程度に厚い絶縁膜を有する半導体基板
等の実効的に絶縁性であるような基板の上に形成
された電子線レジスト層の上に水溶性高分子材料
として例えば平均重合度500程度のポリビニルア
ルコールを0.05〜0.3μm厚に回転塗布し、該ポ
リビニルアルコール層上に市販の銀ペーストを酢
酸エチルで希釈したものを回転塗布するかもしく
は膜厚0.05〜0.1μm程度のアルミニウム層を真
空蒸着法等により堆積するなどして導電層とな
し、この導電層を接地ないし正の電圧で数ボルト
程度を印加した状態で、例えば加速電圧10〜
25keVの電子ビームでパターン描画して導電層お
よび水溶性高分子を貫いて下の電子線レジストを
感心させ、その後、全体を15〜40℃の水溶液に浸
漬し、ポリビニルアルコール層を溶解除去すると
同時に該層上の金属層を剥離し、ついで既に感心
されている電子線レジストを現象する露光技術で
ある。
本発明の技術を用いることにより、以下の効果
を得ることができる。
先ず第1の効果として、電気的導通をとるため
の金属層はレジストパターン現象前に中間層とし
ての水溶性高分子膜層と一緒に一括除去されるた
め、現象工程へ悪影響を与えたり現象工程により
露出した基板面を汚染するということがなくな
り、金属汚染に関してきわめて注意を払う必要の
ある半導体製造プロセスへの適合性もよくなり、
絶縁膜上への電子線露光が実用上可能となつた。
第2の効果として、中間層としての水溶性高分
子膜は後に一括除去してしまうため、レジスト層
上に直接金属層を堆積する場合に比べ金属層堆積
工程の下地への影響を考慮する必要が少なくな
り、該膜の堆積方法の範囲が拡がつた。例えば導
電層構成材料として有機溶剤を含んだ銀粒子ペー
スト、いわゆる銀ペーストを用いる場合、レジス
ト層直接塗布の場合「カブレ」と呼ばれる表面の
荒れを生じやすかつたが、本方法では中間層が水
溶性であるため有機溶剤による「カブレ」をおこ
しにくいこと、また多少おこしたとしても後に一
括除去してしまうため真空蒸着法やスパツタリン
グ法等に比べて簡便に金属層を形成できる塗布法
も採用できるようになつた。
以下、本発明の実施の一例を図面を参照して説
明する。
第1図〜第5図の5つの図は転写ヤスクの製造
に本発明を適用した一例についてその工程順に示
したものである。
第1図において、101は厚さ0.2〜〜5mmの
ガラスないし石英の基板、102は紫外光を基板
の1/5以下しか透過しない遮光層、例えば、700Å
〜2000Å厚さのポリシリコン膜、クロム酸化膜等
である。遮光層は一般に行われているようにスパ
ツタリング法、蒸着法等で堆積したものでよい。
該膜上に、膜厚約0.1〜2μmの電子線レジスト
を塗布し103とする。ついで約80℃〜100℃で
15分間程度乾燥後、厚さ500Å〜2000Å程度の水
溶性高分子材料からなる層104を回転塗布す
る。例えば平均重合度500程度のポリビニルアル
コールを約1〜5g/100mlの濃度にした水溶液が
使い易い。該水溶性高分子膜上に酢酸エチルで希
釈した銀ペーストを厚さ250Å〜750Å程度回転塗
布して導電層105とする。この状態を示したの
が第2図である。
なお、導電層としては蒸着法により堆積した
250Å〜1000Å程度のA膜を用いてもよい。導
電層は蒸着法による方が膜厚を制御しやすいし、
材料面でも選択範囲が広く、電子の貫通しやすい
軽元素、例えばA等を用いることができるし、
同一膜厚では回転塗布によるものよりも二桁以上
導電層に優れた導電層が得られる利点がある。
しかし反面、大型の真空装置を必要とする点で
回転塗布法に比べ生産性では幾分劣る。現在、実
用的に用いられている5×10-4Q/cm2〜5×
10-7Q/cm2程度の感度を有する電子線レジストを
用いLSIの標準的パターンを用いて露光面積が全
体の25%程度となるように露光したところ、導電
層の抵抗として10MΩ/cm2以下であれば0.2μ以
上の高精度パターンが得られたので簡便な塗布法
の方が使用しやすいとも云える。
電子線露光の加速電圧としては10KeV〜25KeV
が用いられるが、最も低い加速電圧である10KeV
でも貫通深さがAで約10000Å、銀で約3300Å
あるので、本発明による導電層の存在がパターン
描画に与える影響はきわめて小さい。
第2図の構造のものに対して電子線露光を施し
た後、全体を150℃〜40℃程度の水に浸漬し、水
溶性高分子材料であるポリビニルアルコール層1
04を溶解除去すると同時に該層上の導電層10
5をも一緒に剥離する。したがつてポリビニルア
ルコール層への水の浸入が行い易いように適当に
撹拌したり水をある程度加温するなどした方が具
合がよい。こうして充分水洗して導電層をとり除
いた状態が第3図である。この状態では電子線レ
ジスト層103は電子線に部分的に感応しパター
ンを潜像として保持している。従つてこの後現像
液にて電子線レジストを処理し所望のレジストパ
ターン106を得る。この状態が第4図である。
以後は湿式エツチング、乾式エツチング等に通
常用いられている蝕刻技術により遮光層を選択加
工した後、不要であるならばパターン化した電子
線レジストをとり除けば第5図に示す転写マスク
が得られる。
以上、説明を明瞭にするため、本発明を光学露
光用マスクに適用した例を選んで説明したが、本
発明の適用範囲は何も光学露光用マスクに限られ
るものではない。下地を構成する絶縁性基板もま
たガラスやサフアイア等に限られるわけではな
い。他の素材、例えば半導体基板でも有効である
し、又水溶性高分子としてはポリビニルアルコー
ル以外にもポリエチレングリコール、ポリビニル
ピロリドン等も用いることができるのは当然なこ
とである。
【図面の簡単な説明】
第1図〜第5図に至る5つの図は本発明を光学
露光用マスクの製造に適用した一実施例につい
て、その製造の工程の順をおつて示した図面であ
る。 図中、101はガラス又は石英等の絶縁性透明
基板を、102はポリシリコン等からなる遮光層
を、103は電子線レジストの層を、104は水
溶性高分子材料からなる層を、105はAもし
くは銀等からなる導電層を、106は得られた電
子線レジストの電気を、それぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 1 電気的絶縁素材上に形成した電子線レジスト
    をパターン化するに、該電子線レジスト上に水溶
    性高分子材料からなる層を形成し、更にこの水溶
    性高分子材料からなる層の上に充分に電子線が透
    過し得る厚さの導電層を形成し、この導電層およ
    び水溶性高分子材料からなる層を通して電子線レ
    ジストを感応させ、しかる後水溶性高分子材料か
    らなる層を溶解除去すると共に前記導電層をリフ
    トオフし、その後電子線レジストを現象処理する
    ことを特徴とした、電気絶縁素材上に電子線レジ
    ストパターンを形成する方法。
JP1356379A 1979-02-08 1979-02-08 Method for forming electronic-beam resist pattern on electrical insulating material Granted JPS55105331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1356379A JPS55105331A (en) 1979-02-08 1979-02-08 Method for forming electronic-beam resist pattern on electrical insulating material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1356379A JPS55105331A (en) 1979-02-08 1979-02-08 Method for forming electronic-beam resist pattern on electrical insulating material

Publications (2)

Publication Number Publication Date
JPS55105331A JPS55105331A (en) 1980-08-12
JPS6151414B2 true JPS6151414B2 (ja) 1986-11-08

Family

ID=11836632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1356379A Granted JPS55105331A (en) 1979-02-08 1979-02-08 Method for forming electronic-beam resist pattern on electrical insulating material

Country Status (1)

Country Link
JP (1) JPS55105331A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715868B2 (ja) * 1983-09-30 1995-02-22 株式会社東芝 パターン形成方法
CN111320164A (zh) * 2020-02-28 2020-06-23 南方科技大学 一种悬空石墨烯结构的制备方法及由其得到的悬空石墨烯结构和应用

Also Published As

Publication number Publication date
JPS55105331A (en) 1980-08-12

Similar Documents

Publication Publication Date Title
US20240295817A1 (en) Photolithography method based on bilayer photoresist
US3508982A (en) Method of making an ultra-violet selective template
KR100298609B1 (ko) 위상쉬프트층을갖는포토마스크의제조방법
JP2883798B2 (ja) 半導体素子のパターン化方法
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPH0572747A (ja) パターン形成方法
JPH035573B2 (ja)
US5139922A (en) Method of making resist pattern
JPH0466345B2 (ja)
JPS6151414B2 (ja)
EP0030604A2 (en) Photoresist image hardening process
JPS6340306B2 (ja)
JPH0795509B2 (ja) レジストパタ−ンの形成方法
US3951659A (en) Method for resist coating of a glass substrate
US3701659A (en) Photolithographic masks of semiconductor material
JPS6024933B2 (ja) 電子線感応性無機レジスト
JP2580681B2 (ja) 半導体装置の製造方法
JPH0542810B2 (ja)
JPH11204414A (ja) パターン形成法
JPH02156244A (ja) パターン形成方法
JPS6152567B2 (ja)
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS6040184B2 (ja) 半導体装置の製造方法
JPS6411938B2 (ja)
JPH04304452A (ja) 位相シフト層を有するフォトマスク及びその製造方法