JPS6151843A - 半導体装置の素子分離用酸化膜の形成方法 - Google Patents
半導体装置の素子分離用酸化膜の形成方法Info
- Publication number
- JPS6151843A JPS6151843A JP59175582A JP17558284A JPS6151843A JP S6151843 A JPS6151843 A JP S6151843A JP 59175582 A JP59175582 A JP 59175582A JP 17558284 A JP17558284 A JP 17558284A JP S6151843 A JPS6151843 A JP S6151843A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- bird
- oxidation
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置、特に半導体集積回路装殴（ＩＣ
）における素子分離用酸化膜の形成方法の改良に関する
ものである。
）における素子分離用酸化膜の形成方法の改良に関する
ものである。
第１図は従来の素子分離用酸化膜（以下「分離酸化膜」
という、）の形成方法の主要段階における状態を示す断
面図で、まず、第１図Ａに示すように、シリコン基板（
１）の上にシリコン酸化ｆＬｉ［（２）を形成した後に
その上にシリコン窒化膜（３）を堆積形成し、第１図Ｂ
に示すように写Ｘ製版技術によってシリコン窒化ｖ（３
）に開孔（４）を形成する３次に、９５０〜１１００℃
の高温酸化炉で数時間〜ｌｏ数時間酸化すると、第１図
０に示すようにシリコン窒化＠（３）は耐酸化性が強い
ので、殆んど酸化されないが、シリコン基板（１）がシ
リコン酸化膜（２）を介して露出している開孔（４）部
にはｌ）Ｌｍ以上の厚い酸化膜すなわち分離酸化膜（５
）が形成される３以上のように耐酸化マスクとしてシリ
コン窒化膜（３）を用いるわけであるが、シリコン基板
（１）の上に直接シリコン窒化膜（３）を形成すると１
両者間の膨張係数の差によって上述の熱酸化の段階で熱
ストレスが発生してシリコン基板（１）に損傷を与える
。これを回避するために緩衝用にシリコン酸化膜（２）
をシリコン窒化膜（３）の下に形成してｂるのである。
という、）の形成方法の主要段階における状態を示す断
面図で、まず、第１図Ａに示すように、シリコン基板（
１）の上にシリコン酸化ｆＬｉ［（２）を形成した後に
その上にシリコン窒化膜（３）を堆積形成し、第１図Ｂ
に示すように写Ｘ製版技術によってシリコン窒化ｖ（３
）に開孔（４）を形成する３次に、９５０〜１１００℃
の高温酸化炉で数時間〜ｌｏ数時間酸化すると、第１図
０に示すようにシリコン窒化＠（３）は耐酸化性が強い
ので、殆んど酸化されないが、シリコン基板（１）がシ
リコン酸化膜（２）を介して露出している開孔（４）部
にはｌ）Ｌｍ以上の厚い酸化膜すなわち分離酸化膜（５
）が形成される３以上のように耐酸化マスクとしてシリ
コン窒化膜（３）を用いるわけであるが、シリコン基板
（１）の上に直接シリコン窒化膜（３）を形成すると１
両者間の膨張係数の差によって上述の熱酸化の段階で熱
ストレスが発生してシリコン基板（１）に損傷を与える
。これを回避するために緩衝用にシリコン酸化膜（２）
をシリコン窒化膜（３）の下に形成してｂるのである。
以上のように分離酸化膜（５）を形成後、シリコン窒化
膜（３）を除去すると分離酸化膜形成工程は完了するの
ではあるが、さらに工Ｃの表置を平坦化するためには、
シリコン窒化膜（３）を残した状態で、これをマスクと
して１分離酸化膜（５）を−坦エッチング除去した後、
再び前述と同様の方法で熱酸化を施し第１図りに示すよ
うに整形分離酸化膜（６）を形成後、シリコン窒化膜（
３）を除去する。
膜（３）を除去すると分離酸化膜形成工程は完了するの
ではあるが、さらに工Ｃの表置を平坦化するためには、
シリコン窒化膜（３）を残した状態で、これをマスクと
して１分離酸化膜（５）を−坦エッチング除去した後、
再び前述と同様の方法で熱酸化を施し第１図りに示すよ
うに整形分離酸化膜（６）を形成後、シリコン窒化膜（
３）を除去する。
ところが、上述の従来の選択酸化による方法では、マス
ク用窒化嘆（３）の下側に喰い込んで酸化される領域（
７） （第１図０参照）が発生するので、予めこのバー
ドビークと呼ばれる領域（７）の分だけパターン上で余
裕をとる必要があシ、半導体素子の集積度が低下する。
ク用窒化嘆（３）の下側に喰い込んで酸化される領域（
７） （第１図０参照）が発生するので、予めこのバー
ドビークと呼ばれる領域（７）の分だけパターン上で余
裕をとる必要があシ、半導体素子の集積度が低下する。
更に再選択酸化を行った場合。
第１図りに示すように整形分離酸化膜（６）に突起（８
）が発生するので、後工程でこの上にアルミニウム（Ａ
／）配線を形成すると、この突起（８）の部分で断線を
生じる場合があシ、Ａｔ配線の微細化の障害となる。こ
の突起（８）はバードヘッドと呼ばれる。
）が発生するので、後工程でこの上にアルミニウム（Ａ
／）配線を形成すると、この突起（８）の部分で断線を
生じる場合があシ、Ａｔ配線の微細化の障害となる。こ
の突起（８）はバードヘッドと呼ばれる。
例として、第１図Ｃの膜厚１．５）Ｌｎの分離酸化膜（
５）を１１００ ’Ｃの温度の水蒸気雰囲気で酸化形成
した場合、バードビーク（７）の寸法ａは約１．０）ｔ
ｍになる。
５）を１１００ ’Ｃの温度の水蒸気雰囲気で酸化形成
した場合、バードビーク（７）の寸法ａは約１．０）ｔ
ｍになる。
また、再選択酸化を行った第１図りの場合バードビーク
（７）の寸法すは約１．５メｍ、バードヘッド（８）の
寸法Ｃけ約０．４ｐｒｎになシエＣの高集積度化を進め
る上で大きな制約を受ける。
（７）の寸法すは約１．５メｍ、バードヘッド（８）の
寸法Ｃけ約０．４ｐｒｎになシエＣの高集積度化を進め
る上で大きな制約を受ける。
再／選択酸化法の改善方法として、第１図Ｃの第１回選
択酸化−エツチング除去によって凹部を形成する代シに
、第１図Ｂの状態からシリコン窒化膜（３）をマスクと
してシリコンエツチングによって凹部を形成する方法も
あシ、この方法ではバードビークの寸法すはかなり小さ
くできるが、バードヘッド（８）の余生は避けられない
。
択酸化−エツチング除去によって凹部を形成する代シに
、第１図Ｂの状態からシリコン窒化膜（３）をマスクと
してシリコンエツチングによって凹部を形成する方法も
あシ、この方法ではバードビークの寸法すはかなり小さ
くできるが、バードヘッド（８）の余生は避けられない
。
この発明は以上のような点に鑑みてなされたもので、選
択酸化すべき領域に予め高濃度イオン注入を行って損傷
を与え、さらに、低温で酸化することによって増速酸化
現象を利用し、バードビークやバードヘッドの発生の少
ない分離酸化膜の形成方法を提供するものである。
択酸化すべき領域に予め高濃度イオン注入を行って損傷
を与え、さらに、低温で酸化することによって増速酸化
現象を利用し、バードビークやバードヘッドの発生の少
ない分離酸化膜の形成方法を提供するものである。
第２図はこの発明の一実施例の主要工程段階での状態を
示す断面図で、まず、筒２図Ａに示すように従来例にお
ける第１図Ｂと同様にシリコン基板（１）の上にシリコ
ン酸化膜（２）およびシリコン窒化膜（３）を順次形成
し、シリコン窒化膜（３）に開孔（４）を形成した後、
この領域に１×１０１５ｃＩ］１−２以上のイオン注入
工を施す。ここでイオン注入する不純物（９）は効率よ
くシリコン基板（１）に損傷を与え、かつ。
示す断面図で、まず、筒２図Ａに示すように従来例にお
ける第１図Ｂと同様にシリコン基板（１）の上にシリコ
ン酸化膜（２）およびシリコン窒化膜（３）を順次形成
し、シリコン窒化膜（３）に開孔（４）を形成した後、
この領域に１×１０１５ｃＩ］１−２以上のイオン注入
工を施す。ここでイオン注入する不純物（９）は効率よ
くシリコン基板（１）に損傷を与え、かつ。
シリコン基板（１）中で不活性であるアルゴン等が最適
である。また、イオン注入濃度も高いほど効果が得られ
る５次に、９００’Ｃ以下の低温で、２気圧程度の高圧
水蒸気中で第２図Ｂに示すように酸化を行い、分離酸化
膜αＯを得る。
である。また、イオン注入濃度も高いほど効果が得られ
る５次に、９００’Ｃ以下の低温で、２気圧程度の高圧
水蒸気中で第２図Ｂに示すように酸化を行い、分離酸化
膜αＯを得る。
この場合、９００ ’Ｃ以上の高温で酸化を行うと。
酸化中に損傷がアニールされて、増速酸化の効果が減少
するので、８００″Ｃ程度の低温の方がこの発明の特徴
であるバードビーク、バードヘッドの抑制効果が顕著に
現われる。また、損傷を種として発生する結晶欠陥の成
長の抑制にも都合がよい。
するので、８００″Ｃ程度の低温の方がこの発明の特徴
であるバードビーク、バードヘッドの抑制効果が顕著に
現われる。また、損傷を種として発生する結晶欠陥の成
長の抑制にも都合がよい。
さらに、高圧水蒸気雰囲気中であるから、１．０．ｍｍ
の膜厚の酸１ヒ膜の形成には、数時間〜ｌｏ数時間で可
能である。第２図Ｂの状態で、マスク用のシリコン窒化
膜（３）を除去するとバードビークの少ない分離酸化膜
００が得られる。
の膜厚の酸１ヒ膜の形成には、数時間〜ｌｏ数時間で可
能である。第２図Ｂの状態で、マスク用のシリコン窒化
膜（３）を除去するとバードビークの少ない分離酸化膜
００が得られる。
しかし、これでは１０表面に凹凸が生ずる。そこで第２
図Ｃに示すように、シリコン窒化膜（３）を残した状態
で、これをマスクとして分離酸化膜αＯを一坦エッチン
グ除去した後、当該凹部に再度高濃度のイオン注入工を
施し、前回同様不純物（９）によってシリコン基板（１
）に損傷を与える。つづいて、第２図Ｂの場合と同様条
件で低温高圧酸化を施すと第２図りに示すように、凹部
底面では上記損傷によって増速酸化されるが、側壁は被
酸化速度が遅いので、酸化完了時にはバードビーク、バ
ードヘッドの少ないしかも表面の平坦な整形分離酸化膜
（ロ）が得られる。
図Ｃに示すように、シリコン窒化膜（３）を残した状態
で、これをマスクとして分離酸化膜αＯを一坦エッチン
グ除去した後、当該凹部に再度高濃度のイオン注入工を
施し、前回同様不純物（９）によってシリコン基板（１
）に損傷を与える。つづいて、第２図Ｂの場合と同様条
件で低温高圧酸化を施すと第２図りに示すように、凹部
底面では上記損傷によって増速酸化されるが、側壁は被
酸化速度が遅いので、酸化完了時にはバードビーク、バ
ードヘッドの少ないしかも表面の平坦な整形分離酸化膜
（ロ）が得られる。
この場合も、従来例について述べたように、第２図Ｂ、
Ｏの第１回選択酸化−エツチング除去によって凹部を形
成する代りに、第２図Ａの状態からシリコンエツチング
によってもよく、この場合も、凹部形成後は、その凹部
に高濃度イオン注入を行えば上述と同様の効果が得られ
る。
Ｏの第１回選択酸化−エツチング除去によって凹部を形
成する代りに、第２図Ａの状態からシリコンエツチング
によってもよく、この場合も、凹部形成後は、その凹部
に高濃度イオン注入を行えば上述と同様の効果が得られ
る。
以上説明したように、この発明では半導体基板の所要個
所に高濃度イオン注入を行って損傷を与え、低温で酸化
することによって増速酸化現象を有効に利用し、バード
ビーク、バードヘッドの小さい分離酸化膜が得られ、こ
れを用いた工Ｃの素子集積度の向上が可能で、更に表面
の金属配線に断線の余生が防止できる。
所に高濃度イオン注入を行って損傷を与え、低温で酸化
することによって増速酸化現象を有効に利用し、バード
ビーク、バードヘッドの小さい分離酸化膜が得られ、こ
れを用いた工Ｃの素子集積度の向上が可能で、更に表面
の金属配線に断線の余生が防止できる。
第１図は従来の分離酸化膜の形成方法の主要段階での状
態を示す断面図、第２図はこの発明の一実施例の主要段
階での状態を示す断面図である。 図において、（１）はシリコン（半導体）基板、（９）
は注入不純物、α０．αυけ分離酸化膜、工は注入イオ
ンである。 なお１図中同一符号は同一または相当部分を示す。 第１図 Ｉ−ｅＡ ７’
態を示す断面図、第２図はこの発明の一実施例の主要段
階での状態を示す断面図である。 図において、（１）はシリコン（半導体）基板、（９）
は注入不純物、α０．αυけ分離酸化膜、工は注入イオ
ンである。 なお１図中同一符号は同一または相当部分を示す。 第１図 Ｉ−ｅＡ ７’
Claims (2)
- （１）半導体基板の所望部分に表面からイオンを注入し
て損傷を与えた後に当該部分を９００℃以下の低温で増
速酸化させることを特徴とする半導体装置の素子分離用
酸化膜の形成方法。 - （２）イオンに半導体基板中で不活性なイオンを用いる
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の素子分離用酸化膜の形成方法。（３）低温での酸化
に低温高圧酸化法を用いることを特徴とする特許請求の
範囲第１項または第２項記載の半導体装置の素子分離用
酸化膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175582A JPS6151843A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の素子分離用酸化膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175582A JPS6151843A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の素子分離用酸化膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151843A true JPS6151843A (ja) | 1986-03-14 |
Family
ID=15998604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59175582A Pending JPS6151843A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の素子分離用酸化膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302836A (ja) * | 1992-10-13 | 1995-11-14 | Hyundai Electron Ind Co Ltd | 半導体装置のフィールド酸化膜形成方法 |
| US5707888A (en) * | 1995-05-04 | 1998-01-13 | Lsi Logic Corporation | Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation |
-
1984
- 1984-08-21 JP JP59175582A patent/JPS6151843A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07302836A (ja) * | 1992-10-13 | 1995-11-14 | Hyundai Electron Ind Co Ltd | 半導体装置のフィールド酸化膜形成方法 |
| US5707888A (en) * | 1995-05-04 | 1998-01-13 | Lsi Logic Corporation | Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation |
| US5739580A (en) * | 1995-05-04 | 1998-04-14 | Lsi Logic Corporation | Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273636B2 (ja) | 集積回路及びその製造方法 | |
| US6037238A (en) | Process to reduce defect formation occurring during shallow trench isolation formation | |
| US4098618A (en) | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation | |
| US5310689A (en) | Method of forming a SIMOX structure | |
| JPH09106984A (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| EP0518418A1 (en) | Method of manufacturing a semiconductor device whereby field oxide regions are formed in a surface of a silicon body through oxidation | |
| JPS6151843A (ja) | 半導体装置の素子分離用酸化膜の形成方法 | |
| US4635344A (en) | Method of low encroachment oxide isolation of a semiconductor device | |
| JPH08293589A (ja) | 半導体基板および半導体装置 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100250226B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPS6261353A (ja) | 相補型ｍｏｓ半導体素子の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JPS63152155A (ja) | 半導体装置の製造方法 | |
| KR0138324B1 (ko) | 소자분리막 형성방법 | |
| KR100207470B1 (ko) | 필드절연막의 형성방법 | |
| KR100274350B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| KR0154191B1 (ko) | 반도체 소자의 무결점 영역 형성방법 | |
| JPH10189570A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| KR0139890B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| JPS63296225A (ja) | 半導体装置の製造方法 |