JPS6190266A - 数字の連続した対の予め定められた数の積を合計するための装置および方法 - Google Patents
数字の連続した対の予め定められた数の積を合計するための装置および方法Info
- Publication number
- JPS6190266A JPS6190266A JP60221115A JP22111585A JPS6190266A JP S6190266 A JPS6190266 A JP S6190266A JP 60221115 A JP60221115 A JP 60221115A JP 22111585 A JP22111585 A JP 22111585A JP S6190266 A JPS6190266 A JP S6190266A
- Authority
- JP
- Japan
- Prior art keywords
- register
- multiplexer
- input
- numbers
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Cash Registers Or Receiving Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
立１と包Ｉ−
この発明は一般に演算装置に関し、特に数字の連続し・
た対の予め定められた数の積の合計を与えるための装置
に関する。
た対の予め定められた数の積の合計を与えるための装置
に関する。
１Ｌ乱」
本出願は１９８４年９月２７日に本出願人によって出願
された係屈中の出願、°°共通正規化、四捨五入および
指数装置を共有する浮動小数点加京／減算および乗算ア
センブリ″に関連して３３す、かつ本願の代理人に委任
されている。本願と上述の出願との間の関係は、上述の
出願において開示されている加算および乗算をするため
に用いられる十分に組合わせ的な演鋒装置は好ましくは
、必ずしも必要ではないが、本発明の好ましい実施例に
おいて用いられる。
された係屈中の出願、°°共通正規化、四捨五入および
指数装置を共有する浮動小数点加京／減算および乗算ア
センブリ″に関連して３３す、かつ本願の代理人に委任
されている。本願と上述の出願との間の関係は、上述の
出願において開示されている加算および乗算をするため
に用いられる十分に組合わせ的な演鋒装置は好ましくは
、必ずしも必要ではないが、本発明の好ましい実施例に
おいて用いられる。
１１え九丸几１
連続した対をなｔ数字の積の合ｔ１は以下の一般的な数
学的表現によって与えられる。
学的表現によって与えられる。
ΣＡ＋ Ｘ＋ ＝Ａｏ Ｘｏ ＋ Ａ＋ Ｘ
＋ −Ａｔ Ｘｓ 。
＋ −Ａｔ Ｘｓ 。
ｔｒｉ シには予め定められた整数である。
一般に上述の数学的表現は連続的に掛舜を行なってその
結果ｊｑられた積を合計することによって解かれる。
結果ｊｑられた積を合計することによって解かれる。
従来、複数個の連続した掛算によって得られる積の合計
を与えるための方法および装置は、掛算および合計演算
を行なうために個々独立のアセンブリを必要としていた
。たとえば、乗算器と加算器とを設けるのが通例であっ
た。乗降器は、掛算されるべき１対の数を受けるための
１対の入力端子と、その結果得られた積を与えるための
１個の出力とを備えていた。加算器は、１対の入力と。
を与えるための方法および装置は、掛算および合計演算
を行なうために個々独立のアセンブリを必要としていた
。たとえば、乗算器と加算器とを設けるのが通例であっ
た。乗降器は、掛算されるべき１対の数を受けるための
１対の入力端子と、その結果得られた積を与えるための
１個の出力とを備えていた。加算器は、１対の入力と。
１個の出力と、１個の入力と１個の出力とを有するアキ
ュムレータレジスタとを備えていた。乗算器の出力は加
算器の入力の一方に結合され、レジスタの入力は加算器
の出力に結合され、かつレジスタの出力は加算器の入力
の使方に結合されていた。
ュムレータレジスタとを備えていた。乗算器の出力は加
算器の入力の一方に結合され、レジスタの入力は加算器
の出力に結合され、かつレジスタの出力は加算器の入力
の使方に結合されていた。
用いる場合には、掛算されるべき１対の数字は乗算器入
力に与えられ１．ｆ！算器の出力に現われるその結果得
られた積は加算器の入力の一方へ与えられた。加算器へ
の第２の入力はアキュムレータレジスタの出力からｔ”
３られる。加算器は次にその入力を加算し、その合計は
アキュムレータレジスタに記憶され次の加算動作のため
に用いられる。
力に与えられ１．ｆ！算器の出力に現われるその結果得
られた積は加算器の入力の一方へ与えられた。加算器へ
の第２の入力はアキュムレータレジスタの出力からｔ”
３られる。加算器は次にその入力を加算し、その合計は
アキュムレータレジスタに記憶され次の加算動作のため
に用いられる。
一般に、上述のような、連続した乗降および加算が可能
な従来知られている油管装置は、加算するために外部か
ら再入力されるべき乗降の結果を必要としていたか、ま
たは、命令された演算を実行するための十分な内部能力
を備える汎用の装置と異なり、その用途が乗降および合
計演算に制限されるように回路接続がされていた。
な従来知られている油管装置は、加算するために外部か
ら再入力されるべき乗降の結果を必要としていたか、ま
たは、命令された演算を実行するための十分な内部能力
を備える汎用の装置と異なり、その用途が乗降および合
計演算に制限されるように回路接続がされていた。
丸ｌへ１１
上述の観点において、この発明の主たる目的は、数字の
連続しｌζ対の予め定められた故の積を乗いし合計する
ための新規な方法および装置を提供することである。
連続しｌζ対の予め定められた故の積を乗いし合計する
ための新規な方法および装置を提供することである。
この発明の他の目的は、乗算しかつ数字の連続した対の
予め定められた数の積を合計するための完全な内部能力
を備える装置を含む上述のような方法および装置を提供
することである。
予め定められた数の積を合計するための完全な内部能力
を備える装置を含む上述のような方法および装置を提供
することである。
上述の目的に従って、２つの数字を加算しかつ乗算する
ために１対の入力と１個の出力とを付し、かつ、それぞ
れのＯｆｆ記入力の各々に結合される第１および第２の
レジスタならびに第１および第２のマルチプレクサと、
前記出力に結合される第３のレジスタとを有する演算装
置を提供する。
ために１対の入力と１個の出力とを付し、かつ、それぞ
れのＯｆｆ記入力の各々に結合される第１および第２の
レジスタならびに第１および第２のマルチプレクサと、
前記出力に結合される第３のレジスタとを有する演算装
置を提供する。
動作時においては、第１および第２のレジスタと第１お
よび第２のマルチプレクサを用いることにより、１対の
数字が乗算され、それらの積は第３のレジスタ内に記憶
される。その後に、別の対の数字が乗降され第２のレジ
スタ内に記憶される。
よび第２のマルチプレクサを用いることにより、１対の
数字が乗算され、それらの積は第３のレジスタ内に記憶
される。その後に、別の対の数字が乗降され第２のレジ
スタ内に記憶される。
第２の積が第２のレジスタ内に記憶された後、第２およ
び第３のレジスタ内に記憶された積は加算されそれらの
合計が第３のレジスタ内に記憶される。数字の第１の２
つの対の積の合計が第３のレジスタ内に記憶され”だ後
、第１および第２のレジスタと第１および第２のマルチ
プレクサを選択的に用いることにより、予め定められた
数の付加される数字の対が乗算される。各々の爪弾の積
は第２のレジスタ内に記憶され、かつ各々のこのよう
・な記憶の後、第３のレジスタの内容に加算され、それ
により前記予め定められた数字の対の故か乗算された後
筒３のレジスタはその積の合計を内包している。
び第３のレジスタ内に記憶された積は加算されそれらの
合計が第３のレジスタ内に記憶される。数字の第１の２
つの対の積の合計が第３のレジスタ内に記憶され”だ後
、第１および第２のレジスタと第１および第２のマルチ
プレクサを選択的に用いることにより、予め定められた
数の付加される数字の対が乗算される。各々の爪弾の積
は第２のレジスタ内に記憶され、かつ各々のこのよう
・な記憶の後、第３のレジスタの内容に加算され、それ
により前記予め定められた数字の対の故か乗算された後
筒３のレジスタはその積の合計を内包している。
この発明の上述および他の目的、特徴Ｊ５よび刊゛点は
添付図面を用いて行なう詳細な説明から明らかとなろう
。
添付図面を用いて行なう詳細な説明から明らかとなろう
。
明の詳 な説明
第１図を参照して、この発明に従った参照番号１として
示される演算装置が与えられている。装置１内には、演
算ユニット２．第１のレジスタ３゜第２のレジスタ４お
よび第３のレジスタ５．第１のマルチプレクサ６および
第２のマルチプレクサ７が設けられている。
示される演算装置が与えられている。装置１内には、演
算ユニット２．第１のレジスタ３゜第２のレジスタ４お
よび第３のレジスタ５．第１のマルチプレクサ６および
第２のマルチプレクサ７が設けられている。
演算装置２において、１対の数字を選択的に加算および
乗算するための回路が設けられており、Ｒで示される第
１の入力は入力ｍｉｏに結合され、Ｓで示される第２の
入力は入力線１１に結合される、Ｆで示される出力は出
力＄５１１２に結合される。
乗算するための回路が設けられており、Ｒで示される第
１の入力は入力ｍｉｏに結合され、Ｓで示される第２の
入力は入力線１１に結合される、Ｆで示される出力は出
力＄５１１２に結合される。
またａｄｄ ／ｍｕｌ’ｔとして示される制御信号入力
は制御信号入力線１３に結合される。
は制御信号入力線１３に結合される。
またＲＥＧ Ａとして示されるレジスタ３においては
、第１の数字Ａ、を受けるために入力線１５に結合され
る入力と、出力線１６に結合される出力とが設けられる
。数字Ａ１は複数個の数字Ａ。、Ａ、・・・ＡＫのうち
の１個を表わす。但しＫは予め定められた整数である。
、第１の数字Ａ、を受けるために入力線１５に結合され
る入力と、出力線１６に結合される出力とが設けられる
。数字Ａ１は複数個の数字Ａ。、Ａ、・・・ＡＫのうち
の１個を表わす。但しＫは予め定められた整数である。
またＲＥＧ Ｓとして示されるレジスタ４においては
、入力線１７に結合される入力と、演Ｑ装置２の入力線
１１に結合される出力とが設けられる。
、入力線１７に結合される入力と、演Ｑ装置２の入力線
１１に結合される出力とが設けられる。
またＲＥＧ Ｆとして示されるレジスータ５において
は、演算装置６２の出力線１２に結合される入力と、出
力線２０に結合される出力とが設けられる。
は、演算装置６２の出力線１２に結合される入力と、出
力線２０に結合される出力とが設けられる。
またＲ ＭＩＬＩＸとして示されるマルチプレクサ６
は線１６によってレジスタ３の出力に結合される第１の
入力と、線２０によってレジスタ５の出力に結合される
第２の入力と、演京に置２の第１の入力Ｒに入力線１０
によって結合される出力と、制御信号ＯＲを制御信号入
力線２１によって受（）るための制御信号入力とが設け
られる。
は線１６によってレジスタ３の出力に結合される第１の
入力と、線２０によってレジスタ５の出力に結合される
第２の入力と、演京に置２の第１の入力Ｒに入力線１０
によって結合される出力と、制御信号ＯＲを制御信号入
力線２１によって受（）るための制御信号入力とが設け
られる。
マルチプレクサ７において、第２の数字Ｘ１を受けるた
めに入力線２５に結合される第１の入力と、ｖ４ｎ装置
２の出力Ｆに線１２に。１；つて結合される第２の入力
と、入力線１７によってレジスタ４の入力に結合される
出力と、制φロ信舅入力線２６上の制御信号ＣＸを受け
るための制御１３月入力とが設番プられる。数字×１は
複数周の数字Ｘ、Ｊ。
めに入力線２５に結合される第１の入力と、ｖ４ｎ装置
２の出力Ｆに線１２に。１；つて結合される第２の入力
と、入力線１７によってレジスタ４の入力に結合される
出力と、制φロ信舅入力線２６上の制御信号ＣＸを受け
るための制御１３月入力とが設番プられる。数字×１は
複数周の数字Ｘ、Ｊ。
×１・・・Ｘ、のうちの１個を示す。但しＫは−Ｌ述の
Ａ１にｒｙｊ連する整数と等しい予め定められた整数で
ある。
Ａ１にｒｙｊ連する整数と等しい予め定められた整数で
ある。
動作時において、第１のクロックパルスとマルチプレク
サ７の入力線２６に与えられる制御信号ＣＸとに応答し
て、第１の対の数字△。およびＸ。がそれぞれレジスタ
３および４に転送される。
サ７の入力線２６に与えられる制御信号ＣＸとに応答し
て、第１の対の数字△。およびＸ。がそれぞれレジスタ
３および４に転送される。
第２のクロックパルスとマルチプレクサ６の入力線２１
に与えられる制御信号ＣＲと入力線１３上で演咋装同２
に対し与えられる乗算制御信号ＭＵＬＴとに応答して、
レジスタ３および４の内容が乗算されかつその積がレジ
スタ５へ転送される。
に与えられる制御信号ＣＲと入力線１３上で演咋装同２
に対し与えられる乗算制御信号ＭＵＬＴとに応答して、
レジスタ３および４の内容が乗算されかつその積がレジ
スタ５へ転送される。
このときレジスタ５は数字Ａ。、Ｘｏの第１の対の積を
内包している。同時にすなわち、第２のクロックパルス
とマルチプレクサ７へ与えられる制御信号ＣＸとに応答
して第１番目の対の数字Ａ。
内包している。同時にすなわち、第２のクロックパルス
とマルチプレクサ７へ与えられる制御信号ＣＸとに応答
して第１番目の対の数字Ａ。
、Ｘｏの積がレジスタ５内に記憶された後、第２番目の
対の数字Ａ、、Ｘ、がそれぞれレジスタ３および４へ転
送される。
対の数字Ａ、、Ｘ、がそれぞれレジスタ３および４へ転
送される。
第３のクロックパルスと線２６上でマルチプレクサ７へ
与えられる制御信号Ｃｘと線１３上で波節装置２へ与え
られる制御信号ＭＵＬ丁とに応答して、レジスタ３およ
び４の内容（Ａｔ 、Ｘ＋ ）は乗算されその積はレジ
スタ４へ転送される。この期間の間、レジスタ５の内容
（Ａ、、Ｘ、）はレジスタ５内に保持される。
与えられる制御信号Ｃｘと線１３上で波節装置２へ与え
られる制御信号ＭＵＬ丁とに応答して、レジスタ３およ
び４の内容（Ａｔ 、Ｘ＋ ）は乗算されその積はレジ
スタ４へ転送される。この期間の間、レジスタ５の内容
（Ａ、、Ｘ、）はレジスタ５内に保持される。
第４番目のクロックパルスと、マルチプレクサ６に結合
されるｎｊｌＪ陣信号線２１″上の制御信号ＣＲと、演
算装置２に結合される制御、腺１３上の制御信号Ａ Ｄ
、Ｄとに応答して、レジスタ４ｃおよび５の内容が加
笥されかつその合一１がし・ジスク５内に記憶される。
されるｎｊｌＪ陣信号線２１″上の制御信号ＣＲと、演
算装置２に結合される制御、腺１３上の制御信号Ａ Ｄ
、Ｄとに応答して、レジスタ４ｃおよび５の内容が加
笥されかつその合一１がし・ジスク５内に記憶される。
このとぎ、レジスタ５は入力線１５ Ｊ５よび２５へ与
えられる数字の１番目の２つの対の積の合計（△ａ＋Ｘ
ｏ→−Ａ、、Ｘ、）を記憶１Ｊる。
えられる数字の１番目の２つの対の積の合計（△ａ＋Ｘ
ｏ→−Ａ、、Ｘ、）を記憶１Ｊる。
この後、マルチプレクサ７に結合される制ｉ１］仁号！
２６へ与えられる制御信号ＣＸに応答して数字の第３番
目の対Ａ２．Ｘ２がレジスタ３および４へ転送される。
２６へ与えられる制御信号ＣＸに応答して数字の第３番
目の対Ａ２．Ｘ２がレジスタ３および４へ転送される。
数字の第３番目の対Ａ２．Ｘ２がレジスタ３および４へ
転送された後、入力線１５および２５’＼与えられる数
字△７．×１の対のＪべての積の合計を記憶するまで、
上述のような第３．および第４のクロックパルスに応答
して実行される動１′［が繰返される。
転送された後、入力線１５および２５’＼与えられる数
字△７．×１の対のＪべての積の合計を記憶するまで、
上述のような第３．および第４のクロックパルスに応答
して実行される動１′［が繰返される。
この発明の好ましい実施例において、演ｇＸ 装置２は
本出願人の１９゜８０年９月２７日出願の係属出願゛共
通規格化、四捨五入および指数装置を共有する浮動小数
点加算、／減算および東等アセンブリ°１において述べ
られているような完全な碩列ｉ′ｎ合わせ演弁装置であ
る。しかしながら、加算および乗算を行なうことができ
、かつ第１および第２の入力と、１個の出力と、加算お
よび乗算制御信号に応答して選択的にその入力に与えら
れた数字の加ＣＩ および乗のをするための制御（ｌ信
号入力とを１１する任意の適当な演算装置を用いること
ができるということも意図している。
本出願人の１９゜８０年９月２７日出願の係属出願゛共
通規格化、四捨五入および指数装置を共有する浮動小数
点加算、／減算および東等アセンブリ°１において述べ
られているような完全な碩列ｉ′ｎ合わせ演弁装置であ
る。しかしながら、加算および乗算を行なうことができ
、かつ第１および第２の入力と、１個の出力と、加算お
よび乗算制御信号に応答して選択的にその入力に与えら
れた数字の加ＣＩ および乗のをするための制御（ｌ信
号入力とを１１する任意の適当な演算装置を用いること
ができるということも意図している。
好ましい実施例およびこの発明の概念的な他の実施例が
上で述べられてきたが、この発明の精神および範囲から
逸脱することな（様々な変更をそこに行なうことができ
るであろう。したがって、この発明の上述の実施例は単
にこの発明を例示す。
上で述べられてきたが、この発明の精神および範囲から
逸脱することな（様々な変更をそこに行なうことができ
るであろう。したがって、この発明の上述の実施例は単
にこの発明を例示す。
るものであると考えられるべきであり、かつこの発明の
範囲は添付の特許請求の範囲によって決定されることを
意図するものである。
範囲は添付の特許請求の範囲によって決定されることを
意図するものである。
第１図はこの発明の一実旅例である演算装置の構成を示
すブロック図である。 図において、１は演算装置、２は演算装置、３は第１の
レジスタ、４は第２のレジスタ、５は第３のレジスタ、
６＋：Ｌ第１のマルチプレクサ、７１Ｊ、第２のマルチ
プレクサである。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーボレーウッド
すブロック図である。 図において、１は演算装置、２は演算装置、３は第１の
レジスタ、４は第２のレジスタ、５は第３のレジスタ、
６＋：Ｌ第１のマルチプレクサ、７１Ｊ、第２のマルチ
プレクサである。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーボレーウッド
Claims (5)
- （１）数字の連続した対の予め定められた数の積を合計
する方法であつて、 （ａ）前記数字の１番目の対を第１および第２のレジス
タへそれぞれ転送するステップと、（ｂ）前記第１およ
び前記第２のレジスタの内容を乗算し、かつその積を第
３のレジスタ内に記憶させるステップと、 （ｃ）別の数字の対を前記第１および第２のレジスタへ
それぞれ転送するステップと、次に（ｄ）前記第１およ
び前記第２のレジスタの内容を乗算し、その積を前記第
２のレジスタへ記憶させるステップと、次に （ｅ）前記第３のレジスタと前記第２のレジスタの内容
を加算し、その合計を前記第３のレジスタ内に記憶させ
るステップと、次に （ｆ）前記第３のレジスタの内容が前記数字の対のすべ
ての積の合計となるまで数字の連続した対の前記予め定
められた数の残りの対の各々に対してステップ（ｃ）〜
（ｅ）を繰返すステップとを備える、数字の連続した対
の予め定められた数を積を合計する方法。 - （２）数字の連続した対の予め定められた数の積を合計
するための装置であつて、 （ａ）前記数字の第１の対を第１および第２のレジスタ
へそれぞれ転送するための手段と、（ｂ）前記数字の前
記第１の対が前記第１および前記第２のレジスタへ転送
された後に、前記第１および前記第２のレジスタの内容
を乗算しかつその積を第３のレジスタ内に記憶させるた
めの手段と、 （ｃ）前記積が前記第３のレジスタへ転送された後に、
前記数字の連続した対を前記第１および前記第２のレジ
スタへ選択的に転送するための手段と、 （ｄ）前記数字の連続した対の各々が前記第１および前
記第２のレジスタへ転送された後に、前記第１および前
記第２のレジスタの内容を乗算しかつその積を前記第２
のレジスタ内へ記憶させるための手段と、 （ｅ）前記数字の連続した対の各々の積が前記第２のレ
ジスタ内に記憶された後に前記第３のレジスタと前記第
２のレジスタの内容を加算し、その合計を前記第３のレ
ジスタの内容が数字の前記対のすべての積の合計となる
まで前記第３のレジスタ内に記憶させるための手段とを
備える、数字の連続した対の予め定められた数の積を合
計するための装置。 - （３）数字の第１の組における各々の数字を数字の第２
の対応した組において対応して配置される数字と乗算す
ることによつて得られる積の合計を与えるための装置で
あって、 第１、第２および第３のレジスタと、 第１および第２のマルチプレクサと、 制御信号に応答して１対の数字を選択的に加算および乗
算するための手段と、 前記第１のレジスタの入力を前記数字対の各々の一方の
発生源に結合するための手段と、 前記第１のレジスタの出力を前記第１のマルチプレクサ
の第１の入力に結合するための手段と、前記第１のマル
チプレクサの出力を前記加算および乗算手段の第１の入
力に結合するための手段と、 前記加算および乗算手段の出力を前記第３のレジスタの
入力に結合するための手段と、 前記第３のレジスタの出力を前記第１のマルチプレクサ
の第２の入力に結合するための手段とを備え、前記第１
のマルチプレクサは制御信号に応答して前記第１および
前記第３のレジスタの内容を前記加算および乗算手段の
前記第１の入力へ選択的に転送するための手段を備えて
おり、 前記第２のマルチプレクサの第１の入力を前記数字対の
各々の他方の発生源に前記第２のマルチプレクサの第１
の入力を結合するための手段と、前記第２のマルチプレ
クサの出力を前記第２のレジスタの入力に結合するため
の、手段と、前記第２のレジスタの出力を前記加算およ
び乗算手段の第２の入力に結合するための手段と、前記
加算および乗算手段の出力を前記第２のマルチプレクサ
の第２の入力に結合するための手段とを備え、前記第２
のマルチプレクサは制御信号に応答して前記数字対の前
記他方および前記加算および乗算手段の出力を前記第２
のレジスタへ選択的に転送するための手段とを備えてい
る、装置。 - （４）前記手段は、 制御信号に応答して前記第１のレジスタまたは前記第３
のレジスタの内容を前記加算および乗算手段へ選択的に
転送するための第１のマルチプレクサと、 制御信号に応答して前記数字対の各々の数字の一方また
は前記加算および乗算手段の出力を前記第２のレジスタ
へ選択的に転送するための第２のマルチプレクサとを備
える、特許請求の範囲第２項記載の装置。 - （５）前記加算および乗算手段は完全に順列組合わせ方
式の加算および乗算手段を備える、特許請求の範囲第２
項記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US657563 | 1984-10-03 | ||
| US06/657,563 US4692888A (en) | 1984-10-03 | 1984-10-03 | Method and apparatus for generating and summing the products of pairs of numbers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190266A true JPS6190266A (ja) | 1986-05-08 |
Family
ID=24637716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60221115A Pending JPS6190266A (ja) | 1984-10-03 | 1985-10-02 | 数字の連続した対の予め定められた数の積を合計するための装置および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4692888A (ja) |
| EP (1) | EP0180340A3 (ja) |
| JP (1) | JPS6190266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129359A (ja) * | 1987-11-16 | 1989-05-22 | Nec Corp | 演算器とその駆動方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010509A (en) * | 1988-10-05 | 1991-04-23 | United Technologies Corporation | Accumulator for complex numbers |
| JP3228927B2 (ja) * | 1990-09-20 | 2001-11-12 | 沖電気工業株式会社 | プロセッサエレメント、プロセッシングユニット、プロセッサ、及びその演算処理方法 |
| ZA938324B (en) * | 1992-11-24 | 1994-06-07 | Qualcomm Inc | Pilot carrier dot product circuit |
| DE69325786T2 (de) * | 1992-12-04 | 2000-02-17 | Koninklijke Philips Electronics N.V., Eindhoven | Prozessor für gleichförmige Operationen auf Datenreihenfolgen in entsprechenden parallelen Datenströmen |
| US6016538A (en) * | 1993-11-30 | 2000-01-18 | Texas Instruments Incorporated | Method, apparatus and system forming the sum of data in plural equal sections of a single data word |
| US6116768A (en) * | 1993-11-30 | 2000-09-12 | Texas Instruments Incorporated | Three input arithmetic logic unit with barrel rotator |
| US5590350A (en) * | 1993-11-30 | 1996-12-31 | Texas Instruments Incorporated | Three input arithmetic logic unit with mask generator |
| US5961635A (en) * | 1993-11-30 | 1999-10-05 | Texas Instruments Incorporated | Three input arithmetic logic unit with barrel rotator and mask generator |
| US5640578A (en) * | 1993-11-30 | 1997-06-17 | Texas Instruments Incorporated | Arithmetic logic unit having plural independent sections and register storing resultant indicator bit from every section |
| US5509129A (en) * | 1993-11-30 | 1996-04-16 | Guttag; Karl M. | Long instruction word controlling plural independent processor operations |
| US5974539A (en) * | 1993-11-30 | 1999-10-26 | Texas Instruments Incorporated | Three input arithmetic logic unit with shifter and mask generator |
| US5446651A (en) * | 1993-11-30 | 1995-08-29 | Texas Instruments Incorporated | Split multiply operation |
| US5644522A (en) * | 1993-11-30 | 1997-07-01 | Texas Instruments Incorporated | Method, apparatus and system for multiply rounding using redundant coded multiply result |
| US6098163A (en) * | 1993-11-30 | 2000-08-01 | Texas Instruments Incorporated | Three input arithmetic logic unit with shifter |
| US7277540B1 (en) * | 1999-01-20 | 2007-10-02 | Kabushiki Kaisha Toshiba | Arithmetic method and apparatus and crypto processing apparatus for performing multiple types of cryptography |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3500027A (en) * | 1967-02-27 | 1970-03-10 | North American Rockwell | Computer having sum of products instruction capability |
| US3840861A (en) * | 1972-10-30 | 1974-10-08 | Amdahl Corp | Data processing system having an instruction pipeline for concurrently processing a plurality of instructions |
| US4215416A (en) * | 1978-03-22 | 1980-07-29 | Trw Inc. | Integrated multiplier-accumulator circuit with preloadable accumulator register |
| EP0042452B1 (en) * | 1980-06-24 | 1984-03-14 | International Business Machines Corporation | Signal processor computing arrangement and method of operating said arrangement |
-
1984
- 1984-10-03 US US06/657,563 patent/US4692888A/en not_active Expired - Lifetime
-
1985
- 1985-10-02 EP EP85307049A patent/EP0180340A3/en not_active Withdrawn
- 1985-10-02 JP JP60221115A patent/JPS6190266A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129359A (ja) * | 1987-11-16 | 1989-05-22 | Nec Corp | 演算器とその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4692888A (en) | 1987-09-08 |
| EP0180340A3 (en) | 1988-07-27 |
| EP0180340A2 (en) | 1986-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6190266A (ja) | 数字の連続した対の予め定められた数の積を合計するための装置および方法 | |
| EP0849664B1 (en) | Apparatus for computing transcendental functions quickly | |
| US4866652A (en) | Floating point unit using combined multiply and ALU functions | |
| US5245564A (en) | Apparatus for multiplying operands | |
| US4769779A (en) | Systolic complex multiplier | |
| CN102171682B (zh) | 用于高效fft和fir硬件加速器的计算模块 | |
| GB1280906A (en) | Multiplying device | |
| US3721812A (en) | Fast fourier transform computer and method for simultaneously processing two independent sets of data | |
| US4121298A (en) | Central processing unit for numbers represented in the system of residual classes | |
| US4142242A (en) | Multiplier accumulator | |
| EP0529755A2 (en) | Method and apparatus for negating an operand of a multiplication operation | |
| US3500027A (en) | Computer having sum of products instruction capability | |
| KR960009713A (ko) | 승산기에서의 부스 레코딩회로 | |
| JPS6093550A (ja) | 乗算機構とその作動方法 | |
| Takagi | Arithmetic unit based on a high-speed multiplier with a redundant-binary addition tree | |
| SU1124322A1 (ru) | Устройство дл решени линейных интегральных уравнений Вольтерры | |
| GB1565460A (en) | Fibonacci code adders | |
| SU800997A1 (ru) | Вычислительный узел цифровойСЕТКи | |
| JPS6259828B2 (ja) | ||
| US3023958A (en) | Information handling apparatus | |
| SU860078A1 (ru) | Устройство дл решени дифференциальных уравнений | |
| SU661549A1 (ru) | Арифметическое устройство | |
| SU711570A1 (ru) | Арифметическое устройство | |
| SU1092529A1 (ru) | Устройство дл воспроизведени колоколообразных функций | |
| SU1177814A1 (ru) | Устройство дл контрол умножени чисел по модулю @ |