JPS62113442A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔１既要〕 半導体基板表面に窪みを形成し、この窪みをもつ表面よ
り成る深さに誘電体絶縁分離層を形成した単結晶基板を
支持体とし、窪み部分にエピタキシャル成長を行い、こ
のエピタキシャル層から素子形成用島領域を形成するも
のである。

〔産業上の利用分野〕

本発明は、半導体集積回路特に高耐圧用半導体集積回路
の基板形成方法に関する。

従来、半導体集積回路（ｒｃ）では個々の半４体素子を
電気的に絶縁するために素子間の分離を必要とし、ＰＮ
接合分離法や誘電体絶縁分離法等種々の素子間分離方法
がとられている。ＰＮ接合分離法によるものは工程容易
ではあるが、寄生容量大、逆方向リーク電流大のため高
耐圧用集積回路には不向きで、高耐圧用集積回路には酸
化シリコン膜による絶縁分離のものが多く使用されてい
る。その方法はシリコンｍ結晶基板に■溝を形成し、こ
の上に酸化シリコン膜層を形成し、その上にポリシリコ
ンまたは単結晶シリコンを被着してこれを支持体にし、
基板をＶ溝部分まで研磨し、基板の単結晶部分を酸化シ
リコン膜で複数の島領域に分離し、この島領域に高耐圧
半導体素子からなるＩＣを形成するものである。

ポリシリコン支持体、酸化シリコン膜絶縁分離によるも
のは、ポリシリコンと基板単結晶シリコンとの熱膨張率
差に基き基板湾曲を生じ、これが研磨工程やホトリソ工
程に悪影響を及ぼす。

単結晶シリコン支持体、酸化シリコン膜絶縁分湘による
ものは、熱膨張率の差による湾曲は殆どなくなる。しか
し、単結晶シリコン支持体法によるものでも従来法のも
のは厚い支持体となる部分をエピタキシャル成長で形成
していたので成長に要する時間が長い、研磨に要する時
間が長い等のの欠点を有し、工程短縮化が望まれている
。

〔従来の技術〕

第３図（ａ）〜（ｄ）は従来例の単結晶シリコン支持体
、酸化シリコン膜絶縁分離による半導体装置を形成する
方法を工程順に説明する断面図である。

第３図（ａ）において、１は単結晶シリコン基板で、こ
れの表面に選択的にエツチングしてＶ？ｍ２ｃを形成す
る。次いで、この単結晶シリコン基板１に表面から所望
深さに高濃度の酸素イオンを注入する。

第３図（ｂ）において、熱処理を施し、イオン注入層を
絶縁膜層３　（酸化シリコン膜Ｎ）に変化させ完全な絶
縁分離の膜層を形成する。このとき絶縁膜層３は表面か
らある深さをもって形成されるので単結晶シリコン基板
１の表面は単結晶シリコンのままの状態の膜層である単
結晶層１ａとなっている。但しこの熱処理工程は後工程
で気相成長等高温熱処理を伴う工程があるので省いても
可である。

第３図（ｃ）において、単結晶シリコン基板１の表面の
単結晶層１ａ上に気相成長法で単結晶シリコン層をエピ
タキシャル成長させ単結晶支持体層９を形成する。

第３図（ｄ）において、単結晶シリコン基板１の裏面側
を絶縁膜層３が現れるまで研磨して、複数の絶縁膜層３
で分離された単結晶島領域ＩＣを形成する。

この方法によるものは、絶縁膜層３の上下がいずれも単
結晶シリコンであるため、エピタキシャル成長、高温酸
化および拡散などの熱処理工程による基板の湾曲を防ぐ
ことが出来る。従って、基板製作中の研磨精度、ホトリ
ソ工程精度も良好である。

〔発明が解決しようとする問題点〕

従来例によるものは、基板湾曲については可なすな改善
を与えているが、結晶支持体層９を気相成長によって形
成しているがこの気相成長に時間がかかること、又厚い
単結晶シリコン基板１の裏面を研磨して単結晶島領域１
ｃを形成しているので、これに対しても時間がかかる。

又この方法によると、Ｐ型、Ｎ型側導電型の島領域を必
要とするＣＥＰＩＣに適用出来ない゛等の欠点を有して
いる。

〔問題点を解決するための手段〕

上記問題点の解決は、単結晶半導体基板の表面に、エツ
チングにより窪みを形成する工程と、該半導体基板にそ
の表面から不純物イオンを注入する工程と、上記半導体
基板中に生成したイオン注入層を熱処理で絶縁膜層に変
化させる工程と、上記窪み部を含む半導体基板表面上に
単結晶層４体物質をエピタキシャル成長させて窪み部を
埋める工程と、上記半導体基板のエピタキシャル成長層
側を研磨して上記絶縁膜層が現れるまで除去しエピタキ
シャル成長層の島領域を形成する工程と、次いで該島領
域に半導体素子を形成する工程を含む本発明による半導
体装置の製造方法により達成される。

〔作用〕

本発明は単結晶シリコン基板に窪みを形成し、この窪み
をもつ表面より成る深さに絶縁膜層の基になるイオン注
入層を形成した後、表面にエビタキシャル成長を行い窪
みの深さより僅かに厚い膜層を形成する。後このエピタ
キシャル層を絶８Ｍ膜層が露出するまで研磨して単結晶
島領域を形成する。エピタキシャル成長量、研［を共に
少ないので両工程に要する時間が大幅に短縮される。

又エピタキシャル成長をＰ型、Ｎ型と２回に分けて行へ
ばＣＥＰＩＣ用基板を容易に形成することが出来る。

〔実施例〕

第１図（ａ）〜（ｄ）は本発明の成長エピタキシャル層
で島領域を形成する方法を工程順に説明する断面図であ
る。

第１図において、第３図と同じ名称のものは同じ記号で
示す。

第１図（ａ）において、工は単結晶シリコン基板でこれ
の表面を選択的にエツチングして窪み２ａを形成する。

窟み２ａの幅が島領域の幅を決め、残存突起の幅が島領
域の間隔を決める。この単結晶シリコン基板１に表面か
ら所望深さに酸素イオンを注入する。

第１図（ｂ）において、熱処理を施し、イオン注入層を
絶縁膜層３　（酸化シリコン膜層）に変化させ完全なλ
色縁分離の膜層を形成する。

第１図（ｃ）において、単結晶シリコン基板ｌの表面の
単結晶層ｌａ上に窪み２ａの深さより少し厚く気相成長
法で単結晶シリコン層４をエピタキシャル成長させる。

第１図（ｄ）において、単結晶シリコン層４の表面を絶
縁膜層３が現れるまで研磨除去する。これにより、絶縁
膜層３で分離された複数の単結晶島領域４ａを形成する
ことが出来る。

第２図（ａ）〜（ｆ）は本発明の方法でＣＥＰＩＣ用７
！仮全７！仮る方法を工程順に説明するための断面図で
ある。

第２図（ａ）において、単結晶シリコン基板１の表面上
の酸化シリコン膜５に選択的にＮ型島領域形成用の窪み
２ａを形成する。

第２図（ｂ）において、単結晶シリコン基板１の表面に
酸素イオン注入を行い窪み２ａ部で表面から成る深さ入
った部分に絶縁膜層３ａを形成する。窪み２ａの表面は
単結晶層１ａとして単結晶のまま残存している。

第２図（ｃ）において、窪み２ａの表面、単結晶層１ａ
の」；にＮ型の単結晶シリコン層を選択成長させ後研磨
してＮ型単結晶島領域６とする。

第２図（ｄ）において、単結晶シリコン基板１の表面全
面に酸化シリコン膜７を形成後、単結晶シリコン基板１
の上の酸化シリコン膜の一重部分のみ選択的にエツチン
グ除去、窓開けする。

第２図（ｅ）において、窪み２ｂを形成後、酸素イオン
注入、絶縁膜層３ｂ形成を行う。窪み２ｂにおいて絶縁
膜層３ｂより上の部分は単結晶層１ｂをなしている。

第２図（ｆ）において、Ｐ型の単結晶シリコン層を選択
成長させ後便ばしてＰ型車結晶島領域８を形成する。

斯くすることにより、比較的容易にＣＥＰＩＣ用基板を
形成することが出来る。

〔発明の効果〕

以上詳細に説明したように本発明によれば、エピタキシ
ャル成長量、研磨量共に少なくてすみ、両工程にかかる
時間が大幅に短縮される。又、ＣＥＰＩＣ用基板も容易
に形成可能となる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の詳細な説明するための
断面図、 第２図（ａ）　〜（ｆ）は本発明によるＣＥＰ　ＩＣ用
基板形成工程を説明するための断面図、第３図（ａ）〜
（ｄ）は従来例の工程を説明するための断面図である。 図において、 ｌは単結晶シリコン基板、 １ａ、１ｂは単結晶層、 ２ａ、２ｂは窪み、 ３．３ａ、３ｂは３、色Ｘ（膜層、 ４は単結晶シリコン層、 ４ａは単結晶島領域、 ５．７は酸化シリコン膜、 ６はＮ型単結晶島領域、 朱泥明１てよるＣＥＰｔＣＦｆ１基４に形戚工趙を洸Ｂ
ＦＩＶる７−杓のＭ面薗 第　２　口

Claims (1)

【特許請求の範囲】
1. 単結晶半導体基板の表面に、エッチングにより窪みを形
   成する工程と、該半導体基板にその表面から不純物イオ
   ンを注入する工程と、上記半導体基板中に生成したイオ
   ン注入層を熱処理で絶縁膜層に変化させる工程と、上記
   窪み部を含む半導体基板表面上に単結晶半導体物質をエ
   ピタキシャル成長させて窪み部を埋める工程と、上記半
   導体基板のエピタキシャル成長層側を研磨して上記絶縁
   膜層が現れるまで除去しエピタキシャル成長層の島領域
   を形成する工程と、該島領域に半導体素子を形成する工
   程を含むことを特徴とする半導体装置の製造方法。