JPS62126447A - アドレス変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に設けられた記憶装置の、デー
タアクセスのためのアドレス変換方法に関する。

〔従来の技術〕

一般に、情報処理装置において、所定の作業（ジョブ）
を実行する場合、このジョブの実行に必要なプログラム
やデータを、前もって、主記憶装置等の演算処理用の記
憶装置に格納しておく。

なお、プログラムもデータも、本質的差異が無いので、
以下双方ともデータと呼ぶことにする。

上記ジョブは、一連の作業手順から構成され、作業の各
ステップには、そのステップを識別する番号が付される
。この番号は論理アドレスと呼ばれる。ジョブは論理ア
ドレス順に実行され、また、この論理アドレスは、ジョ
ブ中でのいわゆるジャンプ命令等の指示にも使用される
。

一方、演算処理用の記憶装置には、ここに格納されたデ
ータを例えば１バイト単位で特定する、物理アドレスが
付される。

演算処理の実行にあたっては、ジョブの論理アドレスに
対応する物理アドレスに格納されたデー夕を、ジョブの
流れに従って演算装置がアクセスし、各種の処理を進め
る。

この論理アドレスと物理アドレスとを対応づけるために
、一般に写像テーブルと呼ばれるテーブルデータを作成
する。演算処理においては、この写像テーブルを参照し
ながらアドレス変換を行い、目的のデータを得るように
している。

ここで、演算処理用の記憶装置が大容量になると、この
アドレス変換やアクセスに要する時間が無視できないほ
ど長くなり、演算の高速化を妨げることになる。そこで
、まさに演算処理中のデータや使用する確立の高い一部
のデータを、別の小容量のメモリに転記し、このメモリ
をアクセスして演算を行う手法が採用されている。この
メモリはキャッシュメモリと呼ばれ、各データはキャッ
シュアドレスによって特定される場所に格納される。演
算処理中に、このキャッシュアドレスに所望のデータが
無いと判断された場合、そのつど必・要なデータを含む
適当な量のデータがキャッシュメモリに転記される。こ
うして演算装置は、常に小容量のキャッシュメモリをア
クセスして高速演算を進めることができる。

このような手法をとる場合、ジョブの実行にあたっては
、論理アドレスからキャッシュアドレスへのアドレス変
換を行う必要がある。

この場合、ジョブの開始に先立って作成された、論理ア
ドレスと物理アドレスの間の写像テーブルに加えて、物
理アドレスとキャッシュアドレスの写像テーブルを作成
し、論理アドレス→物理アドレスーキャッシュアドレス
という順にアドレス変換を行って所望のデータをアクセ
スすることになる。

第１１図はこのような従来のアドレス変換の手順を示す
ブロック図である。

演算装置２１は、論理アドレス２２を論理・物理写像テ
ーブルアドレス変換回路２３に人力し、物理アドレス２
４を得る。こうして得られた物理アドレス２４は、次に
、キャッシニ写像テーブルアドレス変換回路２５に入力
し、キャッシュアドレス２６が得られる。

〔発明が解決しようとする問題点〕

ところがこのような従来の方法では、アドレス変換を２
段階で行うため、アクセス時間が長くなり、処理の高速
化を妨げる重大な要因となっていた。

これに対して、論理アドレスとキャッジニアドレスとを
直接対応づける写像テーブルを作成することが考えられ
る。

しかし、この写像テーブルは比較的大きなものとなる。

しかも、複数のジョブが並行して実行されているような
場合、各ジョブごとにこのテーブルを作成すると、これ
らのテーブルを格納するメモリが大容量となり実行的で
ない。

本発明は以上の点に着目してなされたもので、上記論理
アドレスとキャッジニアドレスとのアドレス変換用写像
テーブルの小容量化を図ったアドレス変換方法を提供す
ることを目的とするものである。

〔問題点を解決するための手段〕

本発明のアドレス変換方法は、物理アドレスにより特定
される場所にデータを格納した記憶装置と、この記憶装
置のデータの一部を、キャッシュアドレスにより特定さ
れる場所に転記したキャッシュメモリとを設け、上記デ
ータをこのキャッシュメモリから読み出して、複数のジ
ョブを並行させて実行する場合において、上記各ジョブ
ごとに、それぞれのジョブの各ステップに付された論理
アドレスと上記キャッシュアドレスとの対応関係を示す
写像テーブルを、１つの論理アドレス空間上に作成し、
各ジョブ間で共通に使用する上記物理アドレス上のデー
タに、それぞれ同一の論理アドレスを対応づけたことを
特徴とするものである。

〔作用〕 このように、各ジョブ間で共用する物理アドレス上のデ
ータにそれぞれ同一の論理アドレスを対応づけるように
し、この複数の写像テーブルを１つの論理アドレス空間
上に作成するようにすると、写像テーブルの各ジョブが
共通に使用する部分について、重複を防止することがで
きる。

すなわち、ジョブごとに別個に写像テーブルを作成する
と、同一の物理アドレスのデータについて、それぞれ独
自の論理アドレスが付されることになる。従って、論理
アドレスとキャッシュアドレスとを対応づける写像テー
ブルはそれぞれ別々に必要となる。主記憶装置の容量は
ほぼ一定であり、その一部分が複数のジョブに共用され
る場合があり、この重複を防止すれば、写像テーブルの
容量を大幅に縮小化できる。

〔実施例〕

第１図は本発明のアドレス変換方法の基本的な概念図で
ある。

本発明においては、演算装置１１が論理アドレス１２を
キャッシュ写像テーブルアドレス変換回路１３に人力し
て、直接キャッシュアドレス１４を得る。

第２図から第４図は、並行して実行される３種のジョブ
Ａ、Ｂ、Ｃの構成を示す概念図である。

第２図は、ジョブＡが、ＣＡＬ、ＣＡ２、ＵＡＩ、ＵＡ
２、ＵＡ３、ＵＡ４、という６ペ一ジ分のデータ領域か
ら構成されていることを示したものである。ここで、デ
ータとはプログラム等を含むものであることは先に述べ
たとおりである。

また、１ペ一ジ分の領域は、例えば１００バイト分のデ
ータに対応しているものとする。例えばＣＡＬの領域に
ついては、論理アドレスがＬＡＯからＬＡ９９までのデ
ータに対応している。

なお、このようなページ化により、データがページ単位
でアクセスされ、高速アクセスを容易にしていることは
よく知られていることである。

第３図は、ジョブＢがＣＡＩ、ＣＡ２および、ＵＢＩか
らＵＢ７までの９ペ一ジ分の領域から構成されているこ
とを示す。

第４図は、同様に、ジョブＣがＣＡＬ、ＣＡ２およびＵ
ＣＩ〜ＵＣ６の８ペ一ジ分の領域から構成されているこ
とを示す。

ここで、ＣＡＬ、ＣＡ２は、各ジョブＡＳＢ。

Ｃで共通に使用されるデータ領域とし、その他はジョブ
ごとに独自に使用されるデータとする。

なお、論理アドレスは、各ジョブを識別するためのアド
レスと各ジョブ内のデータ領域に付されたアドレス（Ｌ
ＡＯ，ＬＡｌｏｏ等）とが合成されたものとする。各ジ
ョブについては、ジョブＡに″００″、ジョブ已に０１
”、ジョブＣに１０”というジョブアドレスを付した。

第５図には、これらのジョブが実行されているときのあ
る時点の論理アドレスとキャッシュアドレスとを対応す
る写像テーブルの概念図を示した。

この写像テーブルは、３つのジョブＡＳＢ、Ｃについて
作成し、かつこれらを同一の論理アドレス空間に作成し
ている。各ジョブはこの写像テーブルを使用して、それ
ぞれの論理アドレスとキャッシュアドレスとのアドレス
変換を行う。

このとき、各ジョブＡＳＢＳＣ間で共通の領域ＣＡＩと
ＣＡ２については、ジョブＡと同一のジョブアドレス“
００”を付しており、他のジョブアドレスからは、ＣＡ
Ｌ、ＣＡ２に該当する部分が除外されている。

すなわち、この図で例えばジョブＢのＬＩＢ２は、上位
ビット“０１″、下位ビット“３００”という内容の論
理アドレスからキャッシュアドレスを求める。また、ジ
ョブＣのＣＡ２は、上位ビット“ＯＯ”　、下位ビット
“１００″という内容の論理アドレスからキャッシュア
ドレスを求める。

第６図はこのときのキャッシュメモリの状態を示す概念
図である。

このキャッシュメモリにはＲＯからＲ８００までのキャ
ッシュアドレスが付されているが、そのＲＯからＲ１９
９までの領域に、上記ＣＡ　ｌ。

ＣＡ２に該当するデータが格納されている。以下、各ジ
ョブの進行にあわせて、ＵＡＩ、ＵＢ３、ＵＡ２、ｔＪ
Ｂ４、ＬＩＣ６、ＵＢ５とそれぞれの領域のデータが格
納され、かつ書き換えられていく。

第７図に上記論理アドレスの具体的な構成例を示した。

この論理アドレスは、例えば、ジョブアドレス（ＪＩ）
７１に２ビツト、ＣＡＬ、ＵＡＩ等の領域を特定するア
ドレス（ＬＡＰ）？２に６ビツト、および、こうして特
定されたページ内の各バイトごとのデータを特定するア
ドレス７３（ディスプレースメント（ＤＩＳＰ）と呼ぶ
）に８ビツトを割り当てた。

第８図に第５図の写像テーブルの内容を具体的に示した
。

この写像テーブルは、論理アドレス（ＣＳＬ）８２とキ
ャッシュアドレス（Ｃ３Ａ）８３と、マスク情報（Ｃ３
Ｍ）８１とで構成される。

論理アドレス８２は、第７図に示したもののうち、ペー
ジを特定する上位８ビツトのみで構成される。

キャッシュアドレス８３は、この場合、３ビツト構成と
した。

マスク情報８１は、先に説明した各ジョブ間に共通な領
域の論理アドレスについて“１０”と付され、各ジョブ
ごとに独自の領域の論理アドレスに“００”と付きれる
よう構成される。

第９図はこのような写像テーブルを使用してアドレス変
換を行う回路の一例を示す結線図である。

この回路は、照合すべき論理アドレスを人力する入力レ
ジスタ９１と、写像テーブルを人力するテーブルレジス
タ９２と、両レジスタのデータを比較する論理回路９３
と、対応するキャッシュアドレスを出力する出力レジス
タ９４とから構成されている。

この論理回路９３には、テーブルレジスタ９２の論理ア
ドレス部分８２と、人力レジスタ９１の論理アドレスと
の一致を調べる、イクスクルーンブオアゲート群９３１
と、テーブルレジスタ９２のキャッシュアドレス部分８
３を、出力レジスタ９４に出力するゲート群９３２と、
上記両輪理アドレスが一致したときゲート群９３２を開
（ためのアンドゲート９３３が設けられている。

また、このアンドゲート９３３に人力する論理・アドレ
スの上位側のビットの照合結果を、マスク情報８１の内
容に応じて遮断するマスク用ゲート群９３４が設けられ
ている。

この回路において、入力レジスタ９１に照合すべき論理
アドレスが、例えば図のように“０００００００１”と
入力したとする。このレジスタ９１は、写像テーブルの
参照が終了するまで、この論理アドレスを保持する。

一方、テーブルレジスタ９２には、所定の周期で写像テ
ーブルの論理アドレスデータが順に入力し、そのつど照
合が行われる。

イクスクルーシブオアゲート群９３１は、それぞれ入力
レジスタ９１とテーブルレジスタ９２の論理アドレス８
２を１ビツトずつ比較し、すべてのビットが一致したと
きのみアンドゲート９３３からゲート９３２を開く旨の
信号が出力されるように動作する。

ここで、論理アドレス“０００００００１″は、ジョブ
Ａが領域ＣＡ２をアクセスする要求を出したことを意味
する。

この領域ＣＡ２は各ジョブに共通で、第８図に示すよう
に、写像テーブルの上から２番目に一致情報が格納され
ている。また、そのマスク情報は１０”となっている。

第９図の回路は、マスク情報が“００”のときは単純に
論理アドレスの全ビットの照合を行うが、マスク情報が
１０”のときは、論理アドレスの上位２ビツト、すなわ
ち、ジョブアドレス７１（第７図）をマスクし、この２
ビツトを無視して照合を行うよう動作する。これにより
、キャッシュアドレス”　ｏ　ｏ　ｔ”が得られる。

すなわち、マスクゲート群９３４は、論理アドレスの上
位２ビツトの照合結果がアンドゲート９３３に出力され
るのを阻止する。

この結果、例えば論理アドレスが “０１０００００１”というジョブ已に関するものであ
っても、第８図の上から２番目の一致情報によって先と
同一のキャッシュアドレス”００１”が得られる。

また、第１０図に示すように、例えば、論理アドレス“
１００００１１１”が入力したとき、これはジョブＣの
固有の領域ｔＪｃ６をアクセスするものであり、第８図
の上から６番目に一致情報が存在することになる。この
場合、マスク情報は“００″だから、論理アドレスの全
ビットが照合されてキャッシュアドレス“１１０”を得
る。

以上のようにして、本発明のアドレス変換方法によれば
、写像テーブルの重複を防止し、比較的小容量の写像テ
ーブルを用いて、論理アドレスからキャッシュアドレス
に直接アドレス変換をすることができる。

〔変形例〕

本発明のアドレス変換方法は以上の実施例に限定されな
い。

写像テーブルの構成や使用ビット数、ジョブの数等は、
任意に選定してさしつかえない。

また、共通の論理アドレスは必ずしも各ジョブの先頭に
設定される必要はない。また、共有する部分は一部でも
全部であってもさしつかえない。

〔発明の効果〕

以上説明した本発明のアドレス変換方法は、複数のジョ
ブの写像テーブルを１つの論理アドレス空間上に設け、
これらの一部あるいは全部を共通化したので、写像テー
ブルの容量が縮小され、論理アドレスから直接キャッシ
ュアドレスを得る写像テーブルの採用を現実的にしたも
のである。

これにより、演算処理をより高速化できることはいうま
でもない。

【図面の簡単な説明】

第１図は本発明のアドレス変換方法の実施例を説明する
基本的な概念図、第２図から第４図までは、各ジョブの
内容を示す概念図、第５図は本発明のアドレス変換方法
で使用する論理アドレスとキャッシュアドレスを対応づ
ける写像テーブルの構成図、第６図はキャッシュメモリ
の内容の一例を示す概念図、第７図はその、論理アドレ
スの例を示す構成図、第８図は第５図の写像テーブルの
一部を具体的に示した構成図、第９図は本発明の実施に
適するアドレス変換回路の結、線図、第１１）図はその
回路の別の動作の説明図、第１１図は従来のアドレス変
換方法を示す概念図である。 １２・・・・・・論理アドレス、 １３・・・・・・写像テーブル、 １４・・・・・・キャッシュメモリ。 出　　願　　人 日本電気株式会社 代　　理　　人

Claims (1)

【特許請求の範囲】
1. 物理アドレスにより特定される場所にデータを格納した
   記憶装置と、この記憶装置のデータの一部を、キャッシ
   ュアドレスにより特定される場所に転記したキャッシュ
   メモリとを設け、前記データをこのキャッシュメモリか
   ら読み出して、複数のジョブを並行させて実行する場合
   において、前記各ジョブごとに、それぞれのジョブの各
   ステップに付された論理アドレスと前記キャッシュアド
   レスとの対応関係を示す写像テーブルを、１つの論理ア
   ドレス空間上に作成し、各ジョブ間で共通に使用する前
   記物理アドレス上のデータに、それぞれ同一の論理アド
   レスを対応づけたことを特徴とするアドレス変換方法。