JPS62127913A - 基準電圧源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、Ａ／Ｄ変換器等のような大規模なモノリシッ
ク集積回路に使用する基準電圧源回路（こ関するもので
ある。

〔従来の技術］ 従来、このような基準電圧源回路として、例えば、第２
図に示すものがあった。この回路は、エネルギバンドギ
ャップ相当の電圧を発生するものである。

第２図の回路は、演算増幅器Ｕとアナログ演算部からな
る。アナログ演詐部は、第１及び第２のトランジスタＴ
ｒ１及びＴｒ２と第１〜第４の抵抗筒Ｒ１〜Ｒ４からな
る。

演算増幅器Ｕにおいて、１は正電源（図示せず）に接続
された正電源端子、２は基準ｉｈ圧が取出される基準電
圧出力端子、３はアースに接続されたアース端子である
。演算増幅器Ｕの正側の電源端子は正電源端子１に、負
側の電源端子はアース端子３に、出力端子は基準電圧出
力端子２にそれぞれ接続されている。

アナログ演算部において、第１のトランジスタＴｒ１は
、エミッタは直列に接続された第１及び第２の抵抗Ｒ１
及びＲ２を介してアース３に、コレクタは演（７増幅器
Ｕの反転入力端子に、ベースは演算増幅器Ｕの出力端子
にそれぞれ接続されている。

第２のトランジスタＴｒ２は、エミッタは第２の抵抗Ｒ
２を介してアース端子３に、コレクタは前記演算増幅器
Ｕの非反転入力端子に、ベースは前記演算増幅器Ｕの出
力端子にそれぞれ接続されている。

第３の抵抗Ｒ３は、演算増幅器Ｕの反転入力端子と正電
源端子１の間に接続されている。

第４の抵抗Ｒ４は、演算増幅器Ｕの非反転入力端子と正
電源端子１の間に接続されている。

これらの抵抗Ｒ３とＲ４は、演算増幅器Ｕの各入力端子
への流入電流を検知する電流検知用の抵抗である。

また、演算増幅器Ｕの負側の電源端子は、アース端子３
に接続されている。

この基準電圧源回路は、モノリシック集積回路で構成さ
れていて、単体の基準電圧源として用いる場合に、単一
電源で使用できるようにするために、アナログ演算部と
演算増幅′ａＵの電源を共通にしている。

［発明が解決しようとりる問題点Ｊ しかし、第２図に示す回路では、アース線４が演算増幅
器Ｕの負側の電源端子とアナログ演算部に共通に接続さ
れているため、本来信号伝送線であるアナログ演算部の
アース線４に演算増幅器Ｕの１ｉＩ！電流が流れこみ、
アナログ演稈部が演算増幅器Ｕからの雑音等の影響を受
けやすいという問題点があった。

本発明は上述した問題点を除去するためになされたもの
であり、演算増幅器Ｕからの雑音等の影響を受けにくい
基準電圧源回路を実現することを目的とする。

［問題点を解決するための手段］ 本発明は、 演算増幅器と、 エミッタは第１　ａ３よび第２の抵抗を介してアースに
、コレクタは前記演算増幅器の反転入力端子に、ベース
は前記演算増幅器の出力端子にそれぞれ接続された第１
のトランジスタと、 エミッタは第２の抵抗を介してアースに、コレクタは前
記′／Ｉ４ｇ増幅器の非反転入力端子に、ベースは前記
演算増幅器の出力端子にそれぞれ接続された第２のトラ
ンジスタと、 演算増幅器の非反転入力端子と前記第１のトランジスタ
のコレクタとの接続点に接続された電流検知用の第３の
抵抗と、 演算増幅器の反転入力端子と前記第２のトランジスタの
コレクタとの接続点に接続された電流検知用の第４の抵
抗、 を具備し前記演算増幅器の出力端子から基準電圧を発生
する基準電圧源回路において、 前記アースとは分離して前記演ＩＩｊＨ幅器に接続され
た負電源と、 前記演算増幅器の出力端子の電位を、アース電位に前記
第２のトランジスタのエミッタ・ベース間電圧と前記第
２の抵抗の両端電圧を加えた電位よりも高い電位に設定
するスタートアップ回路、を具（釉したことを特徴とす
る基準電圧源回路である。

［実施例Ｊ 以下、図面を用いて本発明を説明する。

第１図は本発明に係る基準電圧源回路の一実施例の構成
を示した図である。第１図で第２図と同一のらのは同一
符号を付【プる。

第１図に示を基準電圧源回路は、演算増幅器Ｕ、アナロ
グ演算部及びスタートアップ回路Ｓからなる。

５は負電源（図示せず）が接続された負電源端子である
。このΩ電源端子５は、アース線とは分離して演算増幅
器Ｕの負側の電源端子に接続されている。

スタートアップ回路Ｓは電源Ｅ１抵抗Ｒ５及びダイオー
ドＤからなる。

抵抗Ｒ５は、一端は正電源端子１に、（ｌ！！端は電源
Ｅの正側にそれぞれ接続されている。

電源Ｅの負側は、負電源端子５に接続されている。電１
ｔ！Ｅは、ｘｉ増幅器Ｕの出力端子の電位を、アース電
位にトランジスタＴｒ２のエミッタ・ベース間電圧と抵
抗Ｒ２の電圧を加えた電位よりも高い電位に設定するよ
うな電圧を出力する。

ダイオードＤは、入力側は抵抗Ｒ５と電源Ｅの接続点ａ
に、出力側は演算増幅器Ｕの出力端子にそれぞれ接続さ
れている。

次に、このような回路の動作について説明する。

正電源の他に演算増幅器Ｕには０電源がアース線と分離
して接続されているため、演算増幅器Ｕは正負両電源に
より動作する。

演算増幅器Ｕを正負両電源で起動させたときに、トラン
ジスタＴｒ１とＴｒ２が順方向にバイアスされず、基準
電圧が正しく出力されない可能性がある。これをふせぐ
ために、スタートアップ回路Ｓが設けられている。

すなわち、スタートアップ回路Ｓは、電源Ｅにより演算
増幅器Ｕの出力端子の電位を、アース電位にトランジス
タＴｒ２のエミッタ・ベース間電圧と抵抗Ｒ２の両端電
圧を加えた電位よりも高い電位に設定するため、トラン
ジスタＴｒ１とＴｒ２が順方向にバイアスされてＯＮに
なり、回路全体がスタートアップする。

スタートアップ後は、演算増幅器Ｕの出力電位が高くな
って、ダイオードＤが逆バイアスされ、スタートアップ
回路Ｓは池の回路から切離される。

なお、スタートアップ回路Ｓには電源Ｅのかわりにダイ
オード等を用いてもよい。

また、アナログ演算部は、第１図に示ず構成以外のもの
であってもよい。例えば、抵抗Ｒ３とＲ４の他端が、正
電源とは別個に設けられたバイアス電源に接続された構
成にしてもよい。

［効果］ 本発明にかかる基準電圧源回路によれば、負電源がアー
ス線４と分離して演算増幅器に接続されているため、ア
ナログ演算部のアースと演算増幅器Ｕの負電源が分けら
れる。これによって、アナログ演算部は、他回路からの
雑音の影費を受けにくくなる。

【図面の簡単な説明】

第１図は本発明に係る基準電圧源回路の一実施例の構成
を示した図、第２図は基準電圧源回路の従来例の構成図
である。 Ｕ・・・演算増幅器、Ｔｒｌ、Ｔｒ２・・・第１及第２
のトランジスタ、Ｒ１−Ｒ５・・・第１〜第５の抵抗、
し・・・スタートアップ回路、Ｅ・・・電源、Ｄ・・・
ダイオード。 第１図

Claims (1)

1. 【特許請求の範囲】 演算増幅器と、 エミッタは第１および第２の抵抗を介してアースに、コ
   レクタは前記演算増幅器の反転入力端子に、ベースは前
   記演算増幅器の出力端子にそれぞれ接続された第１のト
   ランジスタと、 エミッタは第２の抵抗を介してアースに、コレクタは前
   記演算増幅器の非反転入力端子に、ベースは前記演算増
   幅器の出力端子にそれぞれ接続された第２のトランジス
   タと、 演算増幅器の非反転入力端子と前記第１のトランジスタ
   のコレクタとの接続点に接続された電流検知用の第３の
   抵抗と、 演算増幅器の反転入力端子と前記第２のトランジスタの
   コレクタとの接続点に接続された電流検知用の第４の抵
   抗と、 を具備し前記演算増幅器の出力端子から基準電圧を発生
   する基準電圧源回路において、 前記アースとは分離して前記演算増幅器に接続された負
   電源と、 前記演算増幅器の出力端子の電位を、アース電位に前記
   第２のトランジスタのエミッタ・ベース間電圧と前記第
   ２の抵抗の両端電圧を加えた電位よりも高い電位に設定
   するスタートアップ回路、を具備したことを特徴とする
   基準電圧源回路。