JPS6213039Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はオーデイオ、ビデオ分野の録音、録
画装置の時間制御に利用されるタイマー装置に関
するものである。

第１図は従来のこの種のタイマー装置である
VTRの予約録画タイマーの構成を示すブロツク
図で、任意に設定されたプログラム内容に応じて
第１の情報として電源ON−OFF動作と、ON動
作のとき第２の情報として録画用の番組のチヤン
ネル信号を送出する場合を示す。

図において１は時計設定又はプログラム設定の
モード切替SW、２はプログラム設定の場合、開
始時刻設定か、終了時刻設定かを切替るSW、３
は複数のプログラムが記憶されるプログラム記憶
回路１２に１組のプログラムを記憶させる位置を
指定するプログラムナンバーSW、４はSW１，
２，３の範囲で設定された後に使用する時間設定
SW、５はプログラム設定の場合、第２の情報で
あるチヤンネル番号を指定するSW、６は１〜５
の各SW入力の意味を解読し、SW内容に応じた
信号を出すSW入力制御回路、７は時計設定又は
プログラム設定かに応じてSW入力制御回路６よ
りの信号の流れを替えるモード切替回路、８はモ
ード切替回路７の切替が時計モードのとき時間設
定SW４からの入力を時計記憶回路１０に設定す
る定数設定回路、９は外部入力からのクロツク信
号を計数し、時計記憶回路１０をカウントアツプ
する計数回路、１１はモード切換回路７の切替が
プログラム設定モードである場合SW４，５より
の入力をプログラム記憶回路１２へ設定するプロ
グラム設定制御回路、１３は時間記憶回路１０の
内容、即ち現時間か、プログラム記憶回路１２の
プログラムされた内容の時間のどちらかを表示装
置１５に表示させるためデコーダ１４（例えば
BCDからセブンセグメント）を通して表示させ
る表示モード切替回路、１６は時間記憶回路１０
とプログラム記憶回路１２の全内容との時間比較
を行う比較回路、１７は比較回路１６の比較結果
が一致した場合のON又はOFF信号により外部装
置への電源の供給を制御するON−OFF出力制御
回路、１８は比較回路１６の比較結果がONに一
致した場合、一致したプログラム内に設定してあ
るチヤンネル番号に相当する信号を、出力ラツチ
回路１９を通して送出するためのチヤンネル番号
デコード回路である。

以上SW１から出力ラツチ１９までの回路でプ
ログラム設定された内容と時計の時間比較を行な
い、一致したらON又はOFFの信号により外部装
置への電源の供給を制御し、ON信号のときチヤ
ンネル信号を同時に送出するプログラマブルタイ
マー装置３０を構成する。

第２図は上記の構成の装置において、５個のプ
ログラムの設定を行なつた一例を示す図で同図Ａ
はプログラムナンバー（以後Prog No.と書く）
１のプログラムが８時〜10時までON動作をし、
そのときのチヤンネル（以後CHと書く）番号が
2CHであることを示している。

次に同図ＢはProg No.２のプログラムが15時
〜17時までON動作し、そのときのCH番号が
10CHであることを示しており、以下、同図Ｃ，
Ｄ，Ｅに対応するProg No.３，４，５において
も上記と同様に設定されたものを示している。

第３図は第２図に示したプログラムがプログラ
ム記憶回路１２に設定されたときの記憶回路内の
状態を示した図である。

次に動作について説明する。

最初にプログラム設定の動作を、次いでタイマ
動作を説明する。

SW１の操作で、時計モードになることによ
り、モード切替回路７が時計設定のモードに切替
えられ時間設定SW４により時計記憶回路１０へ
順次設定し、現在時刻を設定する。設定が終了す
ると計数回路９がクロツク入力を計数して時計記
憶回路１０をカウントアツプして本来の時計動作
を行なう。次にプログラム設定においても上記と
同様にSW１でプログラム設定モードとなりモー
ド切替回路７がプログラム設定モード切替えられ
ることにより、SW３でプログラム記憶回路１２
の記憶させるべき位置、即ちプログラムナンバー
を決定して、SW２により開始時刻設定か終了時
刻設定かを選択しSW４により時間を、SW５に
よりチヤンネル番号を設定することにより、開始
時刻、終了時刻とチヤンネル番号を１組としたプ
ログラムを任意に設定する。

上記の時計又はプログラム設定時に表示モード
切替回路１３も同時に切替えられるため、表示装
置１５で設定内容を確認しながら設定出来る。

次にタイマ動作について説明する。

第２図のプログラム設定の状態で、時計記憶回
路１０の時間経過に伴なつて時計記憶回路１０の
時間とプログラム記憶回路１２のプログラム内容
が比較回路１６で逐次比較され比較の結果、一致
したときに比較回路１６より出力されるON又は
OFF信号により、８時に第２図Ａのプログラム
（以後Prog）、９時に第２図ＥのProg、９時30分
に第２図ＣのProg、12時に第２図ＤのProg、15
時に第２図ＢのProgがそれぞれON状態となり、
それに伴ない出力ラツチ１９より出力されるCH
信号も2CH，8CH，4CH，6CH，10CHと替りプ
ログラム動作を行なう、このプログラム動作の結
果をON−OFF出力制御回路１７、チヤンネル信
号のラツチ回路１９の動作であらわしたものは第
４図Ｆ，Ｇのようになる。即ちプログラムがON
となると次々とON動作に入る後者ONプログラム
優先であるため、CHも次々と替り録画番組が小
きざみに替る。またOFF動作は現在ON状態で動
作中のプログラムのみにかかわらずすべてのプロ
グラムに対して行なわれるため、10時〜12時、13
時〜15時、15時30分以降は５個のプログラムの中
のどれかがON状態にあつてもプログラム動作は
第４図Ｆに示したようになる。

従来のこのようなタイマー装置では、複数のプ
ログラムが設定出来るタイマー装置にありがち
な、不必要なプログラムの消去を忘れた場合、同
時間帯に他のプログラムが設定されていることを
知らずに重複して設定した場合などのときはプロ
グラムの開始時刻および終了時刻がくるたびに第
４図に示すように常にON，OFF動作を繰り返
し、そのたびに同時に第２の情報である録画、録
音すべき番組が替り不必要な番組まで記録するた
め、１本の番組としての録画、録音の保護が出来
ない欠点があつた。

この考案は以上のような従来の欠点を除去する
ためのもので、同時間帯に重複してプログラムが
設定されても、最初にON状態となり、動作中の
プログラムを優先しその内容を保護するととも
に、前者プログラムが動作終了後は、そのプログ
ラム内容を消去し、次に動作すべきプログラム
を、その後の時間の経過に沿つたON順位の早い
ものから選び出すように構成されたタイマー装置
の提供を目的とする。

以下、この考案の一実施例を第５図において説
明する。

２０はプログラム動作判定回路であり、比較回
路１６での比較の結果一致したときに送出される
ON又はOFFの信号と、一致したプログラムのプ
ログラムナンバーの信号を得たとき、プログラム
ナンバー記憶回路２３の内容をモニタし、双方の
内容を比較し、出力動作すべきかどうか判断す
る。２１はプログラム動作制御回路であり、プロ
グラム動作判定回路２０の判断結果のうえ出力動
作を行なう場合、ON，OFF信号のラツチ回路２
４とチヤンネル信号のラツチ回路１９を個々に制
御する。２２はプログラムナンバー設定回路であ
り、プログラム判定回路２０から送出される操作
信号によりプログラムナンバー記憶回路２３にプ
ログラムナンバーを設定する。

２４はラツチ回路、２５はプログラム消去回路
であり、プログラム動作判定回路２０による判断
の結果、出力動作をしているプログラムのOFF
動作を行なう場合、そのプログラムナンバーに相
当するプログラム記憶回路１２内のプログラム内
容を消去する。

次に動作について説明する。

以下の説明において、プログラム設定例は第２
図に示したものと、またプログラム記憶回路の内
容は第３図に示したものと同一とする。

第２図において８時になると、同図Ａに示すプ
ログラムがONとなるため、時間の比較回路１６
よりON信号と、一致したプログラムのプログラ
ムナンバー（以後Prog No.）“１”を表わす信号
が出力される。これを受けたプログラム動作判定
回路２０はProg No.記憶回路２３の記憶内容を
モニターし、この記憶回路２３に他のProg No.
が設定されているかどうか調べる。このときは最
初であるため、他のProg No.が入つていないの
でProg No.設定回路２２にはProg No.“１”の
信号と記憶回路２３の操作信号を、プログラム動
作制御回路２１にはラツチ１９及び２４を制御す
るラツチ操作信号をそれぞれ送出する。操作信号
を受けたプログラム動作制御回路２１はラツチ回
路２４を制御してON−OFF出力回路１７を介し
て外部装置へ電源を供給すると同時に、出力ラツ
チ１９を制御しProg No.“１”内に設定されて
いるCH番号に相当するCH信号をデコーダ１８を
介して出力し、プログラム動作を行なう。一方プ
ログラムナンバー設定回路２２は比較回路１６よ
りのON信号とプログラム動作判定回路２０より
のProg No.信号及び操作信号によりプログラム
ナンバー記憶回路２３にProg No.“１”の１を
記憶するように制御する。次に９時になると第２
図Ｅに示すプログラムがONとなるため上記と同
様な動作をするのであるが、プログラム動作判定
回路２０がプログラムナンバー記憶回路２３をモ
ニターしたときに「１」が設定されているため、
現在Prog No.“１”のプログラムが動作中と判
断し、プログラム動作制御回路２１には操作信号
を出力せず、ON−OFF出力制御回路１７、およ
び出力ラツチ１９の出力動作は変化しないで従来
の状態を保つ。

次いで９時30分に第２図Ｃに示すプログラムが
ONするが上記第２図Ｅのプログラムと同様な動
作を行う。10時になると第２図Ａに示すプログラ
ムがOFFとなるため、比較回路１６よりOFF信
号と、Prog No.“１”の信号が出力される。こ
のときプログラム動作判定回路２０は従来と同様
にプログラムナンバー記憶回路２３をモニターす
るが、今度はOFF信号であるためProg No.
“１”がプログラムナンバー記憶回路２３の内容
と一致するか調べる。この場合一致するため、プ
ログラム動作をOFFする操作を行う。

次に11時になると第２図Ｃに示すProg No.
“３”のプログラムがOFFとなる。

このときも前回と同様にプログラム動作判定回
路２０がプログラムナンバー記憶回路２３をモニ
ターするが、プログラムナンバー記憶回路２３の
内容はリセツトされており、どのProg No.もセ
ツトされておらずプログラム動作を行なつていな
いと判断し、出力動作をOFFとする一連のプロ
グラム動作は行なわない。

従つてこのときは、プログラム消去回路２５は
動作せずプログラム内容をそのまま残し、例えば
翌日に、あるいは週間タイマーであれば次週に再
度プログラム動作を行なわせる。

12時になると第２図Ｄに示すProg No.“４”
のプログラムがONとなる。

このときはプログラムナンバー記憶回路２３の
内容はリセツトされており、他のプログラムが出
力動作中でないため、出力動作をするべく、前回
のProg No.“１”のときと同様な出力動作を行
う。

ここで、プログラム動作判定回路２０は、プロ
グラムナンバー設定回路２２にプログラム記憶回
路２３の操作信号を、プログラム消去回路２５に
は、Prog No.“１”を表わす信号を送り出す。
またプログラム動作制御回路２１にはラツチ回路
１９，２４をリセツトするためのラツチ操作信号
を出力し、ラツチ回路２４を制御して電源出力を
OFFとし、同時に出力ラツチ１９を制御しCH出
力をOPENとする。

プログラムナンバー設定回路２２は、比較回路
１６よりのOFF信号とプログラム動作判定回路
２０からの操作信号によりプログラムナンバー記
憶回路２３をリセツトする。

一方Prog No.“１”を表わす信号と、比較回
路よりのOFF信号を受けたプログラム消去回路
２５は、プログラム記憶回路１２内のProg No.
“１”に相当するプログラム内容を消去し、再度
プログラム設定が可能となるようにする。

このようにして、第２図に示した設定例のプロ
グラムが実行された時のON−OFF出力制御回路
１７は第６図イのようになり、出力ラツチ１９の
出力は第６図ロのようになる。またプログラム記
憶回路１２内のプログラム内容は第７図のように
なる。

以上のようにこの考案の一実施例のタイマー装
置ではあるプログラムが動作中に次々に他のプロ
グラムがONしても、出力動作中のプログラムの
Prog No.を記憶した記憶回路をモニターするこ
とにより、現在動作中のプログラム動作が補償さ
れ、なおかつプログラム動作終了後はプログラム
内容を消去しその後動作すべきプログラムを容易
に選び出せるようにしたものである。また同時間
帯にあるため、単に時間の経過に従うプログラム
のON−OFF動作のみで、出力動作を行なわない
プログラムはプログラム内容をそのまま残し、再
度プログラム動作を可能とするものである。

上記実施例では５個のプログラムの設定の例を
あげたが、記憶回路の記憶容量を増加すればＮ個
のプログラム設定におけるタイマー動作が可能と
なる。

また、曜日の判断回路を付加すれば、週間タイ
マーとして、上記実施例と同様な動作を行なわせ
ることができる。

この考案は以上のように、動作中のプログラム
ナンバーを記憶しモニターするための回路を備
え、このプログラムが動作終了後はそのプログラ
ム内容を消去するように構成したので、同時間帯
に重複してプログラムが設定されても動作中のプ
ログラムを優先して保護できると共に、不要なプ
ログラム内容の溜りを解消できる、という効果を
奏するものである。

【図面の簡単な説明】

第１図は従来のタイマー装置の構成を示すブロ
ツク図、第２図はタイマー動作を説明するための
プログラムの設定例を示す図、第３図は、第２図
のプログラム設定がプログラム記憶回路に設定さ
れた様子を示す図、第４図は従来の構成における
タイマー動作を示すタイミング図、第５図はこの
考案の一実施例の構成を示すブロツク図、第６図
はこの実施例におけるタイマー動作を示すタイミ
ングチヤート、第７図はタイマー動作実施後の記
憶回路内のプログラムの様子を示す図である。 図において、１はモード切替SW、２はSW、
３はプログラムナンバーSW、４は時間設定
SW、５はチヤンネル設定SW、６はSW入力制御
回路、７はモード切換回路、８は定数設定回路、
９は計数回路、１０は時計記憶回路、１１はプロ
グラム設定制御回路、１２はプログラム記憶回
路、１３は表示モード切換回路、１４はデコー
ダ、１５は表示回路、１６は比較回路、１７は
ON−OFF出力制御回路、１８はデコード回路、
１９は出力ラツチ、２０はプログラム動作判定回
路、２１はプログラム動作制御回路、２２はプロ
グラムナンバー設定回路、２３はプログラムナン
バー記憶回路、２４はラツチ回路、２５はプログ
ラム消去回路、なお図中同一符号はそれぞれ同一
または相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. 第１の情報として給電を行なうためのON，
   OFF動作と、第２の情報として第１の情報と異
   なる他の情報信号を同時にプログラム制御するタ
   イマー装置において、開始時刻、終了時刻と上記
   第２の情報を１組とした複数のプログラムを記憶
   するプログラム記憶回路、現在時刻に相当する信
   号を出力する時計回路、上記プログラム記憶回路
   と上記時計回路の内容の時間比較を行なう比較回
   路、この比較回路で一致したときに送出される開
   始及び終了信号により制御されるプログラムのナ
   ンバーを記憶するプログラムナンバー記憶回路、
   このプログラムナンバー記憶回路をモニターして
   動作中のプログラムの終了時刻までは他のプログ
   ラムへの切換えを阻止するプログラム動作判定回
   路、および上記プログラムナンバー記憶回路に記
   憶されているナンバーに相当するプログラムのプ
   ログラム動作終了後はそのプログラム内容を上記
   プログラム記憶回路から消去するプログラム消去
   回路を備えたことを特徴とするプログラマブルタ
   イマー装置。