JPS62147989A - ドライバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドライバ回路に関し、特にＴ型ドライバ回路
もしくはＨ型ドライバ回路の回路構成に関する。

〔従来の技術〕

従来、この種のドライバ回路は、第３図に示すようなＴ
型ドライバ回路の場合に上側のトランジスタＱ５と、下
側のトランジスタＱ６とが同時に導通状態にならないよ
うに両トランジスタＱ５゜Ｑ６にベース電流を交互に流
すが、第２図に示すように加速信号ａと減速信号すとの
ベース電流を流さない時間（無信号時間）ｔが設けられ
ている。

〔発明が解決しようとする問題点〕

上述した従来のドライバ回路は加速信号ａと減速信号す
との間の無信号時間ｔがトランジスタのスイッチング遅
れ時間以上でなければならないがトランジスタのスイッ
チング遅れ時間が素子によるバラツキ、温度による特性
の変化等があり、必ずしも一定の値ではないため無信号
時間ｔの値を大きくしなければ、ドライブ能力か低下す
るという欠点があった。

更に、このドライバ回路は論理回路の誤動作により、加
速信号、減速信号共にハイとなった場合に、上側のトラ
ンジスタＱ５と下側のトランジスタＱ６が共にオンとな
り、トランジスタが破壊するという欠点もあった。

ｒ問題点を解決するための手段〕 本発明のドライブ回路は少なくとも第１の１〜ランシス
タと第２のトランジスタとが接続され、その中点に負荷
が接続されるドライバ回路において、第１のトランジス
タがオフ状態でないことを検出して、第２のトランジス
タのベースをクランプする第・−１のトランジスタと、
第２のトランジスタがオフ状態でないことを検出し、第
１のトランジスタのベースをクランプする一第３のトラ
ンジスタとを有している。

ｒ実施例〕 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例は第１のトランジスタＱ１と第２トラン
ジスタＱ２とがダイオードＤＩ。

Ｄ２を介して接続されており、ダイオードＤＩとＤ２と
接続点にモータＭが接続されている。第１のトランジス
タＱ１のエミッタはプラス電源電位側に接続されており
、第２のトランジスタＱ２のエミッタはマイナス電源電
位側に接続されている。

モータＭの他端はグランドＧＮＤに接続されている９第
１のトランジスタＱ１のコレクタは抵抗Ｒ１を介して抵
抗Ｒ２と第４とトランジスタＱ４のベースに接続されて
いる。抵抗Ｒ２と第４のトランジスタＱ４のエミッタと
はマイナス電源電位側に接続されている。第２のトラン
ジスタＱ２のベースは第４のトランジスタＱ４のコレク
タに接続されている。第２のトランジスタＱ２のコレク
タは抵抗Ｒ３，、Ｒ４を介してプラス電源電位側に接続
されている。

第３のトランジスタＱ３はコレクタが第１のトランジス
タのベースに接続されており、エミッタがプラス電源電
位側に接続され、更にベースが抵抗Ｒ３と抵抗Ｒ４との
接続点に接続されている。

第１のトランジスタＱ１のベースと第３のトランジスタ
Ｑ３のコレクタとの接続点には抵抗を介して第５のトラ
ンジスタＱ５が接続されていて、この第５のトランジス
タのベースには加速信号ａが供給されるように接続され
ている。第２のトランジスタＱ２のベースおよび第４の
トランジスタＱ４のコレクタには減速信号すが併読され
るように接続されている。なお、ダイオードＤ３．Ｄ４
はモータＭの一端から、それぞれプラス電源電位、マイ
ナス電源電位に接続されている７ 第１のトランジスタＱ１は加速信号ａがトランジスタＱ
５を介して供給されると、オン状態になり、第２のトラ
ンジスタＱ２はオフ状態のままでモータＭに電源が供給
され、モータＭを正方向に回転させる。

一方第２のトランジスタＱ２は減速信号すが供給される
と、オ〉・状態になって、モータＭに逆方向の電流が供
給され、モータＭを逆方向に回転させる。

第１のトランジスタＱ１がオフ状態でない場合は第１の
トランジスタＱ１のコレクタの電位か抵抗Ｒ１を介して
第４のトランジスタＱ４を作動せしめるためマイナス電
源電位（−■）が第２のトランジスタＱ２のベースに供
給され、第２のトランジスタＱ２を不導通にする。

第２のトランジスタＱ２がオフ状態でない場合は第２の
Ｉ・ランジスタＱ２のコレクタの電位が抵抗Ｒ３を介し
て第３のトランジスタＱ３を作動せしめるためプラス電
源電位（十Ｖ）が第３のトランジスタＱ２のベースに供
給され、第１のトランジスタＱ１を不導通にする。

次に本発明の実施例の動作について説明すると、第１の
トランジスタＱ１がオフでない場合、第１のトランジス
タＱ１のコレクタ電位は、マイナス電源電位よりも高い
方向に浮くことになる。従って抵抗Ｒ１を介して第４の
トランジスタＱ４にベース電流が流れこのトランジスタ
Ｑ４がオンとなり、第２　ＯトランジスタＱ２のベース
電位をマイナス電源電位にクランプすることができる。

更に第２のトラ〉・ジスタＱ２がオフでない場合は、第
２のトランジスタＱ２のコしクタ電位は、プラス電源電
位よりも下か′る。完って抵抗Ｒ３を介して第３のトラ
ンジスタＱ３にベース電流が流れ第３の１〜ラシジスタ
Ｑ３がオンとなり、第１のトランジスタＱ１のベース電
位をプラス電源電位にクランプすることかできる。

従って第１または第２のトランジスタＱｌ、Ｑ２のどち
らか一方はオフ状態であることか保証され５加速信号ａ
、減速信号すが供給されても、それぞれ何ら動作するこ
とがない。

本実施例においてはＴ型ドライバ回路について説明した
がＨ型ドライバ回路においても同様な効果が得られる。

〔発明の効果〕

以上説明したように、本発明は、どちらが一方の１〜う
〉ジスタが必らずオフ状態であることを保証することに
より、■−ランジスタのスイッチング遅れ時間を気にす
る必要がなくなると共に論理回路が誤動作して、加速信
号、減速信号共にハイとなった場合においても、２つの
トランジスタが共にオンとなることを防止し、■・ラン
ジスタの破壊をさけることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の入力信号を示したタイムチャー１−を示す図、第３図
は、従来のドライバ回路を示す図である。 Ｑ１〜Ｑ５・・・トランジスタ、Ｒ１−Ｒ４・・・抵抗
、Ｄ１〜Ｄ４・・・ダイオード、Ｍ・・・負荷（モータ
）。 代理人　弁理士　　内　原　　音 第　１　　図 十Ｖ Ｖ 第　２　図 ＄　３　図

Claims (1)

【特許請求の範囲】
1. 少なくとも第１のトランジスタと第２のトランジスタと
   が接続され、その中点に負荷が接続されるドライバ回路
   において、第１のトランジスタがオフ状態でないことを
   検出して、第２のトランジスタのベースをクランプする
   第４のトランジスタと第２のトランジスタがオフ状態で
   ないことを検出し、第１のトランジスタのベースをクラ
   ンプする第３のトランジスタとを含み、前記第１、第２
   の両トランジスタが共にオン状態にならないようにした
   ことを特徴とするドライバ回路。