JPS62159175A - 同期信号の極性判別回路 - Google Patents
同期信号の極性判別回路Info
- Publication number
- JPS62159175A JPS62159175A JP61002432A JP243286A JPS62159175A JP S62159175 A JPS62159175 A JP S62159175A JP 61002432 A JP61002432 A JP 61002432A JP 243286 A JP243286 A JP 243286A JP S62159175 A JPS62159175 A JP S62159175A
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- input
- output
- signal
- multivibrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は定常時低レベルで同期パルスが高レベルの正
極性信号と定常時高レベルで同期パルスが低レベルの負
極性信号とからなる同期信号の極性判別回路に関するも
のである。
極性信号と定常時高レベルで同期パルスが低レベルの負
極性信号とからなる同期信号の極性判別回路に関するも
のである。
[従来の技術]
パーソナルコンピュータとCRTディスプレイのように
、連続的なパルスによる同期信号を受けて動作する機器
および同期信号を供給している機器からなるシステムに
おいて、供給側から信号または情報を伝送するために同
期信号の極性に意味をもたせることができる。この目的
のために同期信号を受ける機器側に同期信号の極性判別
回路が設けられる。
、連続的なパルスによる同期信号を受けて動作する機器
および同期信号を供給している機器からなるシステムに
おいて、供給側から信号または情報を伝送するために同
期信号の極性に意味をもたせることができる。この目的
のために同期信号を受ける機器側に同期信号の極性判別
回路が設けられる。
第3図はこの種の従来の極性判別回路である。
第3図において、(1)および(2)はバッファまたは
インバータ、 (3)(4)は積分器(5)を構成する
抵抗およびキャパシタである。入力同期信号Aは積分器
(5)により積分されて平均値電圧となり、バッファま
たはインバータ(2)の適当なしきい値によって論理レ
ベルになり、極性に応じた極性出力Bは、入力同期信号
Aが正極性の場合には低レベル、負極性の場合には高レ
ベルが出力される。(6)は上記極性出力Bと入力同期
信号Aとが入力される排他的論理和回路であり、同期パ
ルスに応じた極性が一定の出力同期信号Cを導出する。
インバータ、 (3)(4)は積分器(5)を構成する
抵抗およびキャパシタである。入力同期信号Aは積分器
(5)により積分されて平均値電圧となり、バッファま
たはインバータ(2)の適当なしきい値によって論理レ
ベルになり、極性に応じた極性出力Bは、入力同期信号
Aが正極性の場合には低レベル、負極性の場合には高レ
ベルが出力される。(6)は上記極性出力Bと入力同期
信号Aとが入力される排他的論理和回路であり、同期パ
ルスに応じた極性が一定の出力同期信号Cを導出する。
一般に同期回路は正または負の何れか一方の極性を想定
しているため互換性の面からこの回路が必要となる。
しているため互換性の面からこの回路が必要となる。
[発明が解決しようとする問題点コ
ここで積分器(5)の時定数Toは、バッファまたはイ
ンバータ(2)の入力で十分リップルが小さくなるよう
にしなければならない。リップルが大きく、バッファま
たはインバータ(2)はしきい値に近ずくと、回路の動
作が不安定になったり、誤動作するおそれがある。逆に
時定数Toは回路の応答時間に直接影響する。同期信号
の周期が大きい場合には時定数TOを大きくする必要が
あり、この場合応答時間も大きくなる。例えばCRTデ
ィスプレイの垂直同期信号を用いる場合、応答時間は1
人間が感知できる程になる場合がある。また大きな時定
数を得るために使用される大きなキャパシタ(4)は、
値のバラツキや温度による変動が大きく、これが時定数
の変化となり、動作が不安定になる可能性がある。
ンバータ(2)の入力で十分リップルが小さくなるよう
にしなければならない。リップルが大きく、バッファま
たはインバータ(2)はしきい値に近ずくと、回路の動
作が不安定になったり、誤動作するおそれがある。逆に
時定数Toは回路の応答時間に直接影響する。同期信号
の周期が大きい場合には時定数TOを大きくする必要が
あり、この場合応答時間も大きくなる。例えばCRTデ
ィスプレイの垂直同期信号を用いる場合、応答時間は1
人間が感知できる程になる場合がある。また大きな時定
数を得るために使用される大きなキャパシタ(4)は、
値のバラツキや温度による変動が大きく、これが時定数
の変化となり、動作が不安定になる可能性がある。
この発明は、かかる問題点を解決するためになされたも
ので、周期的なパルスからなる同期信号のパルス後縁の
直後の電圧レベルを検出し、これを保持することによっ
て同期信号の極性を高速かつ安定に判別し得る極性判別
回路を得ることができる。
ので、周期的なパルスからなる同期信号のパルス後縁の
直後の電圧レベルを検出し、これを保持することによっ
て同期信号の極性を高速かつ安定に判別し得る極性判別
回路を得ることができる。
[問題点を解決するための手段]
この発明に係る極性判別回路は、2つのマルチバイブレ
ータを用いて同期パルスの後縁直後のレベルを検出し、
これを保持することによって極性の判別を高速かつ安定
に行なうものである。
ータを用いて同期パルスの後縁直後のレベルを検出し、
これを保持することによって極性の判別を高速かつ安定
に行なうものである。
[作 用]
一方のマルチバイブレータとして例えばモノマルチ回路
が用いられ、同期信号の前縁のエツジでトリガされて時
間幅T□のパルスを発生する。このパルスの後縁エツジ
で他方のマルチバイブレータ例えばD−フリップフロッ
プ回路がトリガされ。
が用いられ、同期信号の前縁のエツジでトリガされて時
間幅T□のパルスを発生する。このパルスの後縁エツジ
で他方のマルチバイブレータ例えばD−フリップフロッ
プ回路がトリガされ。
入力同期信号の同期パルス直後のレベルをラッチする。
このため上記時間幅T□は同期信号のパルス幅よりも必
要十分に大きくする必要がある。同期信号の極性の変化
が同期信号のパルス幅内の時間で起るなら、この回路の
応答時間はT□である。
要十分に大きくする必要がある。同期信号の極性の変化
が同期信号のパルス幅内の時間で起るなら、この回路の
応答時間はT□である。
この条件がない場合には最大1周期の応答時間となる。
[実施例]
第1図はこの発明の一実施例を示す回路図であり、Aは
入力同期信号、(7)はこの入力同期信号Aが一方の入
力端子に入力され、極性に応じた極性出力Bを導出する
第1のマルチバイブレータ。
入力同期信号、(7)はこの入力同期信号Aが一方の入
力端子に入力され、極性に応じた極性出力Bを導出する
第1のマルチバイブレータ。
例えばD−フリップフロップ回路、(6)はこの第1の
マルチバイブレータ(7)の極性出力Bと上記人力同期
信号Aが入力され、同期パルスに応じた出力同期信号C
を導出する排他的論理和回路、(8)はこの排他的論理
和回路(6)の出力同期信号Cにより駆動され、入力同
期信号Aの同期パルス幅より、も大きい幅のパルス出力
りを導出する第2のマルチバイブレータ、例えばモノマ
ルチ回路であり、この第2のマルチバイブレータ(8)
のパルス出力りは上記第1のマルチバイブレータ(7)
の他方の入力端子に入力される。(9)(10)は上記
第2のマルチバイブレータ(8)の出力パルス幅を決め
る時定数を与えるための抵抗およびキャパシタである。
マルチバイブレータ(7)の極性出力Bと上記人力同期
信号Aが入力され、同期パルスに応じた出力同期信号C
を導出する排他的論理和回路、(8)はこの排他的論理
和回路(6)の出力同期信号Cにより駆動され、入力同
期信号Aの同期パルス幅より、も大きい幅のパルス出力
りを導出する第2のマルチバイブレータ、例えばモノマ
ルチ回路であり、この第2のマルチバイブレータ(8)
のパルス出力りは上記第1のマルチバイブレータ(7)
の他方の入力端子に入力される。(9)(10)は上記
第2のマルチバイブレータ(8)の出力パルス幅を決め
る時定数を与えるための抵抗およびキャパシタである。
第2のマルチバイブレータであるモノマルチ回路(8)
のトリガは、入力同期信号Aではなく、出力同期信号C
で行なわれている。これはモノマルチ回路(8)がパル
スの立上りまたは立下りでトリガされるため、入力同期
信号Aを用いると同期信号パルスの前縁でトリガされる
場合と後縁の場合があり、パルス幅に応じた誤差を生じ
るためである。
のトリガは、入力同期信号Aではなく、出力同期信号C
で行なわれている。これはモノマルチ回路(8)がパル
スの立上りまたは立下りでトリガされるため、入力同期
信号Aを用いると同期信号パルスの前縁でトリガされる
場合と後縁の場合があり、パルス幅に応じた誤差を生じ
るためである。
出力同期信号Cならばこの場合常に正極性となっている
ため、モノマルチ回路(8)は常に同期信号の前縁のエ
ツジでトリガされる。なお、第1図中のVccは各マル
チバイブレータ(7) (8)の駆動用電源である。
ため、モノマルチ回路(8)は常に同期信号の前縁のエ
ツジでトリガされる。なお、第1図中のVccは各マル
チバイブレータ(7) (8)の駆動用電源である。
第2図は第1図の動作を説明するためのタイムチャート
図であり、第2図中A、B、C,Dは第1図の各回路部
分の電圧波形を示している。入力同期信号Aは最初正極
性であり、(f)点で負極性となり、(i)点で再び正
極性に変化する状態を描いている。モノマルチ回路(8
〕は出力同期信号Cの前縁<a>点でトリガされ、パル
ス出力りとして幅T1のパルス(b) −(c)を出力
する。このパルス出力りの立上りエツジ(c)点におい
て、D−フリップフロップ回路(7)がトリガされ、入
力同期信号Aのレベル(d)を読み込み、出力(e)に
保持する。
図であり、第2図中A、B、C,Dは第1図の各回路部
分の電圧波形を示している。入力同期信号Aは最初正極
性であり、(f)点で負極性となり、(i)点で再び正
極性に変化する状態を描いている。モノマルチ回路(8
〕は出力同期信号Cの前縁<a>点でトリガされ、パル
ス出力りとして幅T1のパルス(b) −(c)を出力
する。このパルス出力りの立上りエツジ(c)点におい
て、D−フリップフロップ回路(7)がトリガされ、入
力同期信号Aのレベル(d)を読み込み、出力(e)に
保持する。
入力同期信号が(f)点で負荷性に変化すると、D−フ
リップフロップ回路(7)は入力同期信号Aのレベル(
g)を読み込み、出力は(h)のように変化する。
リップフロップ回路(7)は入力同期信号Aのレベル(
g)を読み込み、出力は(h)のように変化する。
(f) −(h)間の遅れはモノマルチ回路(8)のパ
ルス幅T1とほぼ同じである。(i)点で再び正極性に
戻ると、同様に(j)点のレベルを読み込み、出力は(
k)に変化する。この場合の(i) −(k)間の遅れ
は同様にT□である。
ルス幅T1とほぼ同じである。(i)点で再び正極性に
戻ると、同様に(j)点のレベルを読み込み、出力は(
k)に変化する。この場合の(i) −(k)間の遅れ
は同様にT□である。
[発明の効果]
以上のようにこの発明によれば、同期信号の極性判別を
安定かつ高速に行なうことができるので。
安定かつ高速に行なうことができるので。
同期信号の極性を利用した情報の伝送の応用範囲が広く
なる。このような利用は同期信号を用いるシステムに新
たな信号や線路の追加なしに、低コストでの機能の追加
を可能とする。
なる。このような利用は同期信号を用いるシステムに新
たな信号や線路の追加なしに、低コストでの機能の追加
を可能とする。
第1図はこの発明の一実施例を示す回路図、第2図は第
1図の動作を説明するためのタイムチャート図、第3図
は従来の極性判別回路を示す回路図である。 図において、(6)は排他的論理和回路、(7)は第1
のマルチバイブレータ、(8)は第2のマルチバイブレ
ータ、Aは入力同期信号、Bは極性出力、Cは出力同期
信号、Dはパルス出力である。 なお、各図中同一符号は同一または相当部分を示す。
1図の動作を説明するためのタイムチャート図、第3図
は従来の極性判別回路を示す回路図である。 図において、(6)は排他的論理和回路、(7)は第1
のマルチバイブレータ、(8)は第2のマルチバイブレ
ータ、Aは入力同期信号、Bは極性出力、Cは出力同期
信号、Dはパルス出力である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- (1)定常時低レベルで同期パルスが高パルスの正極性
信号と定常時高レベルで同期パルスが低レベルの負極性
信号とからなる入力同期信号が一方の入力端子に入力さ
れ、極性に応じた極性出力を導出する第1のマルチバイ
ブレータ、この第1のマルチバイブレータの極性出力と
上記入力同期信号が入力され、同期パルスに応じた出力
同期信号を導出する排他的論理和回路、この排他的論理
和回路の出力同期信号により駆動され、入力同期信号の
同期パルス幅よりも大きい幅のパルス出力を導出する第
2のマルチバイブレータを備え、この第2のマルチバイ
ブレータのパルス出力を、上記第1のマルチバイブレー
タの他方の入力端子に入力することを特徴とする同期信
号の極性判別回路。 - (2)第1のマルチバイブレータがD−フリップフロッ
プ回路からなることを特徴とする特許請求の範囲第1項
記載の同期信号の極性判別回路。 - (3)第2のマルチバイブレータがモノマルチ回路から
なることを特徴とする特許請求の範囲第1項記載の同期
信号の極性判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002432A JPS62159175A (ja) | 1986-01-07 | 1986-01-07 | 同期信号の極性判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61002432A JPS62159175A (ja) | 1986-01-07 | 1986-01-07 | 同期信号の極性判別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159175A true JPS62159175A (ja) | 1987-07-15 |
Family
ID=11529100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61002432A Pending JPS62159175A (ja) | 1986-01-07 | 1986-01-07 | 同期信号の極性判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444175A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Synchronizing signal processing circuit |
-
1986
- 1986-01-07 JP JP61002432A patent/JPS62159175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444175A (en) * | 1987-08-12 | 1989-02-16 | Hitachi Ltd | Synchronizing signal processing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179295A (en) | Dual edge-triggered digital storage element and method therefor | |
| JP2532740B2 (ja) | アドレス遷移検出回路 | |
| JPS61271666A (ja) | ドロツプアウト検出装置 | |
| JPS62159175A (ja) | 同期信号の極性判別回路 | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| US5550885A (en) | Control device for power saving | |
| JPH0832425A (ja) | データ読み取りタイミング可変回路 | |
| JP3494504B2 (ja) | 電磁結合形パルス信号再生回路 | |
| US7107474B2 (en) | Data transfer unit and method | |
| JPS62159174A (ja) | 同期信号処理回路 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| JP3013817B2 (ja) | 非同期データ変換システム | |
| JP3388165B2 (ja) | 車両進行方向判定回路 | |
| KR880000811Y1 (ko) | 동기 신호 극성 자동 처리 장치 | |
| JP3151865B2 (ja) | 同期検出回路 | |
| SU1190507A1 (ru) | Широтно-импульсный модул тор дл след щего электропривода | |
| JPS6390776A (ja) | 周波数変動検出回路 | |
| JPH0626342B2 (ja) | 非同期系間のデ−タ転送回路 | |
| JPH07264174A (ja) | エラスティックストアのスリップ検出回路 | |
| JPH0454462A (ja) | 周期/電圧変換回路 | |
| JPH0216807A (ja) | ワンショットマルチバイブレータ | |
| JPH04142830A (ja) | デジタル伝送装置の入力クロック異常検出回路 | |
| JPH01298598A (ja) | ダイナミックramのリフレッシュ制御装置 | |
| JPS62142430A (ja) | 情報伝送方式 | |
| JPH01256809A (ja) | 再トリガ可能単安定マルチバイブレータ |