JPS62165168A

JPS62165168A - アシンメトリ測定装置

Info

Publication number: JPS62165168A
Application number: JP741786A
Authority: JP
Inventors: Fumio Sanbe; 三瓶　文雄; Yukikazu Kogai; 小飼　幸和
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-01-17
Filing date: 1986-01-17
Publication date: 1987-07-21
Anticipated expiration: 2009-11-24
Also published as: JPH0695365B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】こ旧　要〕オシロスコープを用いてリードパルスデータの間隔を検
出し、その差を人手によって算出しているが測定に多く
の時間を要し信頼性に欠ける。そこでデータの収集から
演算、表示までの作業を自動化し、測定時間の短縮と信
頼性の向上を図ったものである。

〔産業上の利用分野〕

本発明はフロッピーディスクドライブ（ＦＤＤと称する
）の試験装置に係り、特に再生出力の波形非対称性即ち
アシンメトリを測定する装置に関する。

可撓性のある記憶媒体を用いたフロッピーディスク装置
の主要部であるＦＤＤにおいて、磁気へノドは信号“１
゛を読み取るコイルと信号“０“を読み取るコイルとを
具えており、信号“１゛を表す出力波形（Ｓｌと称する
）と信号“Ｏ゛を表す出力波形（Ｓｏと称する）とが、
それぞれのコイル特性の差異により形状に若干の相違点
がある。

第５図はアシンメトリの説明図である。

第５図において例えば′１゛　と“０′　とが交互に配
列された情報を読み取ると、磁気ヘッドからの出力信号
は第５図■に示す如＜ＳｌとＳＯが交互に現れる。しか
しＳｌとＳＯとは共に左右対称になっていないことがあ
りＳｌとＳＯとで形状が異なると、磁気ヘッドの出力信
号から得られる第５図■に示すリードパルスデータにお
いて、ＳＬのピークを示すパルスとＳＯのピークを示す
パルスとの時間的間隔Ｔ＋と、ＳＯのピークを示すパル
スと８１のピークを示すパルスとの時間的間隔Ｔ２との
間に差が生じる。この時間差を７シンメトリと称し予め
設定されている基準値を超えると、情報の転送等を行っ
ている過程でパルス信号の配列が乱れ全く異なる情報に
変化するという障害が発生する。

かかる障害を無くすためにそれぞれのＦＤＤについて、
磁気ヘッドの出力信号から得られるリードパルスデータ
の間隔ＴＩとＴ２とを測定し、アシンメトリが基準値内
に収まるように調整しているが、オシロスコープを用い
てリードパルスデータの間隔を検出し、その差を人手に
よって算出する方法は測定に多くの時間を要し信頼性に
欠ける。

そこでアシンメトリを短時間内に能率良く測定でき、し
かも信頼性の高いアシンメトリ測定装置の実現が望まれ
ている。

〔従来の技術〕

第６図は従来のアシンメトリ測定方法を示すブロック図
である。

第６図においてＦＤＤテスタ１からＦＤＤ２に信号を送
出し、ＦＤＤ２に装着した記憶媒体２１に書き込まれて
いるコードＡＡを磁気へノド２２によって読み出し、磁
気ヘッド２２からの出力信号を波形変換回路２３でリー
ドパルスデータに変換してオシロスコープ３に入力する
。

コードＡＡとは“１°と“０”とが交互に配列された信
号で、磁気ヘッド２２から第５図■に示す波形の信号が
出力され、波形変換回路２３で第５図■に示すリードパ
ルスデータに変換される。このリードパルスデータにお
ける、Ｓｌのピークを示すパルスとＳＯのピークを示す
パルスとの間隔Ｔｉ、およびＳＯのピークを示すパルス
と８１のピークを示すパルスとの間隔Ｔ２を、オシロス
コープ３の上で読み取りその差を求めることによってア
シンメトリを算出することができる。

〔発明が解決しようとする問題点〕

しかしオシロスコープ３の上でＳｌのピークを示すパル
スとＳＯのピークを示すパルスとの間隔ＴＩ、およびＳ
Ｏのピークを示すパルスと８１のピークを示すパルスと
の間隔Ｔ２を読み取り、アシンメトすを算出する方法は
多くの時間と習熟を必要とし、しかも測定誤差や個人差
が多く含まれるために信頼性に欠けるという問題があっ
た。

〔問題点を解決するための手段〕

第１図は本発明になるアシンメトリ測定装置の一実施例
を示すブロック図である。なお企図を通じ同し対象物は
同一記号で表している。

上記問題点は選択回路４と信号合成部５と演算部６とで
構成され、信号合成部５はゲート５３とカウンタ５４か
らなる二組の信号合成回路５１、およびクロック信号を
発生する発振回路５２を具え、演算部６は２個のカウン
タ５４の差を算出する減算回路６１、差の最大値を検出
する最大値検出回路６２、および表示回路６３を具えて
なる本発明のアシンメトリ測定装置によって解決される
。

〔作用〕

第１図においてＳＬのピークを示すパルスが人力されて
からＳＯのピークを示すパルスが入力されるまでの間に
、二組の信号合成回路５１の一方５１Ａを構成するカウ
ンタ５４Δに入力されるクロック信号を計数することに
よって間隔Ｔ１が検出され、ＳＯのピークを示すパルス
が入力されてからＳｌのピークを示すパルスが入力され
るまでの間に、二組の信号合成回路５１の他方５１Ｂを
構成するカウンタ５４Ｂに入力されるクロック信号を計
数することによって間隔Ｔ２が検出され、演算部６にお
いて間隔Ｔ１と間隔Ｔ２の差の最大値が算出されて表示
回路６３に表示される。

即ちデータの収集から演算、表示までの作業を自動化し
、測定時間の短縮と信頼性の向上を実現することができ
る。

〔実施例〕

以下添付図により本発明の実施例について詳細に説明す
る。なお第２図は本発明の一実施例における動作説明図
、第３図は本発明の他の実施例を示すブロック図、第４
図は本発明の他の実施例における動作説明図である。

第１図において本発明になるアシンメトリ測定装置は選
択回路４と信号合成部５と演算部６とで構成され、信号
合成部５はゲート５３およびカウンタ５４からなる二組
の信号合成回路５１と発振回路５２を、また痕算部６は
減算回路６１、最大値検出回路６２、および表示回路６
３を具えている。

第１図においてＦＤＤテスタＩからＦＤＤ２に信号を送
出することによって、ＦＤＤ２に装着した記（、Ｑ媒体
２１に書き込まれているコードＡＡを磁気へノド２２に
よって読み出し、磁気ヘッド２２からの出力信号を波形
変換回路２３でリードパルスデータに変換して選択回路
４に入力する。磁気へ・ノド２２から波形変換回路２３
に入力される信号は、第２図■に示す如＜ＳＬとＳＯが
交互に現れる信号であり、第２図■に示すリードパルス
データが波形変換回路２３から選択回路４に入力される
。選択回路４では入力されたパルスを交互に振り分けて
、第２図■に示す信号ＲＤ＋および第２図■に示す信号
ＲＤ２を形成し信号合成部５に入力する。

信号合成部５に入力された信号のうち第２図■に示す信
号ＲＤ＋は、二組の信号合成回路５１の一方５１Ａを構
成するゲート５３Ａに入力され、この信号が高レベルに
ある間は第２図■に示す如く、発振回路５２から出力さ
れるクロック信号はゲート５３Ａを通過しカウンタ５４
Ａによって計数される。また第２図■に示す信号ＲＤ２
は二組の信号合成回路５１の一方５１Ｂを構成するゲー
）５３Ｂに入力され、この信号が高レベルにある間は第
２図■に示す如く、発振回路５２から出力されるクロッ
ク信号はゲート５３Ｂを通過しカウンタ５４Ｂによって
計数される。

このカウンタ５４Ａおよび５４Ｂによって計数された計
数値はそれぞれ、Ｓｌのピークを示すパルスが入力され
てからＳＯのピークを示すパルスが入力されるまでの時
間的間隔ＴＩ、およびＳＯのピークを示すパルスが入力
されてからＳｌのピークを示すパルスが入力されるまで
の時間的間隔Ｔ２である。この計数値を演算部６に入力
することによって、間隔Ｔ１と間隔Ｔ２の差、およびそ
の最大値が算出されて表示回路６３に表示される。

上記実施例は情報の収納領域を示すインデックスパルス
に関係無くアシンメトリを測定しているが、ＦＤＤにお
いては情報の書込みおよび読み出しを確実に行うために
、収納領域の先頭を示すインデックスパルスの直後の数
ビット分と、収納領域の最後を示すインデックスパルス
の直前の数ビット分には情報の書込みを行わない。した
がってインデックスパルスの前後まで含めて試験するの
は無意味である。そこで第３図に示す本発明の他の実施
例ではインデックスパルスの前後を除外する回路を設け
ている。

即ち波形変換回路２３の後にカウンタ７１、カウンタ７
２、および論理回路からなる検査領域設定回路７を設け
ており、検査領域設定回路７には第４図■に示すインデ
ックスパルスと、波形変換回路２３から出力される第４
図■に示すリードパルスデータが入力される。

カウンタ７１はインデックスパルスが入力されるとリー
ドパルスの計数を開始し、予め設定されているｎビット
のリードパルスの計数を完了すると第４図■に示す信号
に１を出力する。カウンタ７２はカウンタ７１から信号
に１が入力されるとリードパルスの計数を開始し、Ｉビ
ット毎に極性が変わる第４図■に示す信号ＲＤを出力し
、予め設定されているｍビットのリードパルスの計数を
完了すると第４図■に示す信号に２を出力する。

上記信号に１、Ｋ２およびＲＤはいずれも信号合成部５
に入力されており、二組の信号合成回路５１の一方５１
Ａを構成するゲート５３Ａに入力される上記信号が、Ｋ
１を除いて低レベルにある間は第４図■に示す如く、発
振回路５２から出力されるクロック信号がゲート５３Ａ
を通過しカウンタ５４Ａによって計数される。また二組
の信号合成回路５１の一方５１Ｂを構成するゲー）５３
Ｂに入力される上記信号が、Ｋ２を除いて高レベルにあ
る間は第４図■に示す如（、発振回路５２から出力され
るクロック信号がゲー１−５３Ｂを通過しカウンタ５４
Ｂによって計数される。

このように波形変換回路と信号合成部との間に選択回路
を兼ねた検査領域設定回路を設けることによって、無念
味なインデックスパルスの前後の検査を除外することが
できる。

〔発明の効果〕

上述の如く本発明によれば短時間内に能率良く測定でき
、しかも信頼性の高いアシンメトリ測定装置を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明になるアシンメトリ測定装置の一実施例
を示すブロック図、第２図は本発明の一実施例における動作説明図、第３図
は本発明の他の実施例を示すプロ・ツク図、第４図は本
発明の他の実施例における動作説明図、第５図はアシンメトリの説明図、第６図は従来のアシンメトリ測定方法を示すブロック図
、である。図において１はＦＤＤテスタ、　２はＦＤＤ。４は選択回路、　　　　５は信号合成部、６は演算部、
　　　　７は検査領域設定回路、２１は記ｔａ媒体、　
　　２２は磁気ヘッド、２３は波形変換回路、　５２は
発振回路、５１．５１Ａ、５１Ｂは信号合成回路、５３
．５３Ａ、５３Ｂはゲート、５４．５４Ａ、５４Ｂはカウンタ、６１は減算回路、　　　６２は最大値検出回路、６３は
表示回路、　　　７１．７２はカウンタ、をそれぞれ表
す。応１図 ■　　１１１１１１１１１１１１１１１１１１１１１１
　　　　冊１１１１１１１１１１１１１１１１１　　　
１曲…１冊曲曲■１聞聞　　　　　１１聞聞１曲Ｉｌｌ
　　　　　　１１１１１１１聞■聞　　　　　１１１１
聞１木灸ゴリｑクー′ｊて黛汐１ｔｃ＃サイしゾシラグ
ｒ参ｅｌ’ｒυ戸１光２図 ■　　　冊冊冊冊冊圃

Claims

【特許請求の範囲】磁気ヘッドによる再生出力の波形非対称性即ちアシンメ
トリを測定する試験装置であって、選択回路（４）と信
号合成部（５）と演算部（６）とで構成され、該信号合成部（５）はゲート（５３）とカウンタ（５４
）からなる二組の信号合成回路（５１）、およびクロッ
ク信号を発生する発振回路（５２）を具え、該演算部（
６）は２個の該カウンタ（５４）の差を算出する減算回
路（６１）、差の最大値を検出する最大値検出回路（６
２）、および表示回路（６３）を具えてなることを特徴
とするアシンメトリ測定装置。