JPS62184555A - インタフエ−ス接続方式 - Google Patents
インタフエ−ス接続方式Info
- Publication number
- JPS62184555A JPS62184555A JP2725486A JP2725486A JPS62184555A JP S62184555 A JPS62184555 A JP S62184555A JP 2725486 A JP2725486 A JP 2725486A JP 2725486 A JP2725486 A JP 2725486A JP S62184555 A JPS62184555 A JP S62184555A
- Authority
- JP
- Japan
- Prior art keywords
- input
- channel
- output device
- side adapter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
チャネルと、チャネル側アダプタと、チャネルとチャネ
ル側アダプタ間を接続する並列信号インタフェースと、
入出力装置と、入出力装置側アダプタと、入出力装置と
入出力装置側アダプタ間を接続する並列信号インタフェ
ースと、チャネル側アダプタと入出力装置側アダプタ間
を接続する直列信号インタフェース等の中継インタフェ
ースとを具備する情報処理システムにおいて、チャネル
とチャネル側アダプタ間のデータ転送をバースト・モー
ドで行い、入出力装置と入出力装置側アダプタ間のデー
タ転送をマルチプレクス・モードで行い得るようにした
ものである。
ル側アダプタ間を接続する並列信号インタフェースと、
入出力装置と、入出力装置側アダプタと、入出力装置と
入出力装置側アダプタ間を接続する並列信号インタフェ
ースと、チャネル側アダプタと入出力装置側アダプタ間
を接続する直列信号インタフェース等の中継インタフェ
ースとを具備する情報処理システムにおいて、チャネル
とチャネル側アダプタ間のデータ転送をバースト・モー
ドで行い、入出力装置と入出力装置側アダプタ間のデー
タ転送をマルチプレクス・モードで行い得るようにした
ものである。
本発明は、チャネルと入出力装置間を接続する入出力イ
ンタフェースのケーブル長を延長する方式に関するもの
である。
ンタフェースのケーブル長を延長する方式に関するもの
である。
、〔従来技術と問題点〕
並列信号インタフェースとしては、ＩＢＭ Ｓｙｓｔｅ
ｍ／３６０ ａｎｄ Ｓｙｓｔｅｍ／３７０ ｔｌｏ
Ｉｎｔｅｒｆａｃｅ Ｃｈａｎｎｅｌ Ｔ。
ｍ／３６０ ａｎｄ Ｓｙｓｔｅｍ／３７０ ｔｌｏ
Ｉｎｔｅｒｆａｃｅ Ｃｈａｎｎｅｌ Ｔ。
Ｃｏｎｔｒｏｌ Ｕｎｉｔ Ｏｒｉｇｉｎａｌ Ｅｑｕ
ｉｐｍｅｎｔ Ｍａｎｕｆａｃｔｕｒｅｓ’Ｉｎｆｏｒ
ｍａｔｉｏｎ （ＧＡ２２−６０７４）が標準的なもの
として一般に使用されている。また、例えばバイト多重
チャネルを並列信号インタフェースでチャネル側アダプ
タと接続し、チャネル側アダプタと入出力装置側アダプ
タを直列信号インタフェース等に変換して中継接続し、
入出力装置側アダプタと入出力装置とを並列信号インタ
フェースで接続することも行われている。第６図及び第
７図はこの種の人出カシステムにおけるデータ転送シー
ケンスを示す図であって、第６図は入力動作、第７図は
出力動作をそれぞれ示している。第６図及び第７図にお
いて、ＨＬＤ Ｏｕｔはホールド・アウト、５ＥＬＯｕ
ｔはセレクト・アウト、ＡＤＲＯｕｔはアドレス・アウ
ト、ＣＭＤ Ｏｕｔはコマンド・アウト、ＳＲＶ Ｏｕ
ｔはサービス・アウト、ＤＡＴ Ｏｕｔはデータ・アウ
ト、ＢＵＳ Ｏｕｔはバス・アウト、ＲＥＱ Ｉｎはリ
クエスト・イン、ＯＰＬ Ｉｎはオペレーショナル・イ
ン、ＡＤＲＩｎはアドレス・イン、ＳＴＡ Ｉｎはステ
ータス・イン、ＳＲＶ Ｉｎはサービス・イン、ＤＡＴ
Ｉｎはデータ・イン、ＢＵＳ Ｉｎはハス・インをそ
れぞれ示している。
ｉｐｍｅｎｔ Ｍａｎｕｆａｃｔｕｒｅｓ’Ｉｎｆｏｒ
ｍａｔｉｏｎ （ＧＡ２２−６０７４）が標準的なもの
として一般に使用されている。また、例えばバイト多重
チャネルを並列信号インタフェースでチャネル側アダプ
タと接続し、チャネル側アダプタと入出力装置側アダプ
タを直列信号インタフェース等に変換して中継接続し、
入出力装置側アダプタと入出力装置とを並列信号インタ
フェースで接続することも行われている。第６図及び第
７図はこの種の人出カシステムにおけるデータ転送シー
ケンスを示す図であって、第６図は入力動作、第７図は
出力動作をそれぞれ示している。第６図及び第７図にお
いて、ＨＬＤ Ｏｕｔはホールド・アウト、５ＥＬＯｕ
ｔはセレクト・アウト、ＡＤＲＯｕｔはアドレス・アウ
ト、ＣＭＤ Ｏｕｔはコマンド・アウト、ＳＲＶ Ｏｕ
ｔはサービス・アウト、ＤＡＴ Ｏｕｔはデータ・アウ
ト、ＢＵＳ Ｏｕｔはバス・アウト、ＲＥＱ Ｉｎはリ
クエスト・イン、ＯＰＬ Ｉｎはオペレーショナル・イ
ン、ＡＤＲＩｎはアドレス・イン、ＳＴＡ Ｉｎはステ
ータス・イン、ＳＲＶ Ｉｎはサービス・イン、ＤＡＴ
Ｉｎはデータ・イン、ＢＵＳ Ｉｎはハス・インをそ
れぞれ示している。
先ず第６図について説明する。入出力装置（Ｉ１０装置
）がＲＥＱ ＩＮをオン（高レベル）にすると、入出力
装置側アダプタ、中継インタフェース及びチャネル側ア
ダプタを介してチャネルに通知され、チャネルは肛Ｄ
ＯｕｔとＳＥＬ Ｏｕｔをオンにする。肛Ｄ Ｏｕｔと
ＳＥＬ Ｏｕｔがオンになったことはチャネル側アダプ
タ、中継インタフェース及び入出力装置側アダプタを介
して入出力装置に通知され、入出力装置はＲＥＱ Ｉｎ
をオフし、ＯＰ［、Ｉｎをオンし、アドレスをＢＵＳ
Ｉｎ上に乗せＡＤＲＴＮをオンする。ＲＥＱ ＩＮがオ
フになったこと、ＯＰＬ Ｉｎがオンになったこと、Ａ
ＤＲＩＮがオンになったこと及びアドレス情報が入出力
装置側アダプタ、中継インタフェース及びチャネル側ア
ダプタを介してチャネルに送られ、チャネルはＣＭＤ
Ｏｕｔをオンする。ＣＭＤ Ｏｕｔがオンしたことはチ
ャネル側アダプタ、中継インタフェース及び入出力装置
側アダプタを介して入出力装置に通知され、この通知を
受は取ると、入出力装置はＡＤＲＩｎをオフする。ＡＤ
ＲＩｎがオフしたことは入出力装置側アダプタ、中継イ
ンタフェース及びチャネル側アダプタを介してチャネル
側に通知され、この通知を受は取ると、チャネルはＣＭ
Ｄ Ｏｕｔをオフする。ＣＭＤ Ｏｕｔがオフしたこと
はチャネル側アダプタ、中継インタフェース及び入出力
装置側アダプタを介して入出力装置に通知され、この通
知を受は取ると、人出装置は読込みデータ（Ｒ−ＤＡＴ
Ａ）をＢｕｓ Ｉｎ上に乗せ、ＳＲＶ Ｉｎをオンする
。ＳＲＶ Ｉｎがオンしたこと及び読込みデータは入出
力装置側アダプタ、中継インタフェース及びチャネル側
アダプタを介してチャネルに送られ、読込みデータを受
は取ると、チャネルはＳＲＶ Ｏｕｔをオンする。
）がＲＥＱ ＩＮをオン（高レベル）にすると、入出力
装置側アダプタ、中継インタフェース及びチャネル側ア
ダプタを介してチャネルに通知され、チャネルは肛Ｄ
ＯｕｔとＳＥＬ Ｏｕｔをオンにする。肛Ｄ Ｏｕｔと
ＳＥＬ Ｏｕｔがオンになったことはチャネル側アダプ
タ、中継インタフェース及び入出力装置側アダプタを介
して入出力装置に通知され、入出力装置はＲＥＱ Ｉｎ
をオフし、ＯＰ［、Ｉｎをオンし、アドレスをＢＵＳ
Ｉｎ上に乗せＡＤＲＴＮをオンする。ＲＥＱ ＩＮがオ
フになったこと、ＯＰＬ Ｉｎがオンになったこと、Ａ
ＤＲＩＮがオンになったこと及びアドレス情報が入出力
装置側アダプタ、中継インタフェース及びチャネル側ア
ダプタを介してチャネルに送られ、チャネルはＣＭＤ
Ｏｕｔをオンする。ＣＭＤ Ｏｕｔがオンしたことはチ
ャネル側アダプタ、中継インタフェース及び入出力装置
側アダプタを介して入出力装置に通知され、この通知を
受は取ると、入出力装置はＡＤＲＩｎをオフする。ＡＤ
ＲＩｎがオフしたことは入出力装置側アダプタ、中継イ
ンタフェース及びチャネル側アダプタを介してチャネル
側に通知され、この通知を受は取ると、チャネルはＣＭ
Ｄ Ｏｕｔをオフする。ＣＭＤ Ｏｕｔがオフしたこと
はチャネル側アダプタ、中継インタフェース及び入出力
装置側アダプタを介して入出力装置に通知され、この通
知を受は取ると、人出装置は読込みデータ（Ｒ−ＤＡＴ
Ａ）をＢｕｓ Ｉｎ上に乗せ、ＳＲＶ Ｉｎをオンする
。ＳＲＶ Ｉｎがオンしたこと及び読込みデータは入出
力装置側アダプタ、中継インタフェース及びチャネル側
アダプタを介してチャネルに送られ、読込みデータを受
は取ると、チャネルはＳＲＶ Ｏｕｔをオンする。
ＳＲＶ Ｏｕｔがオンしたことはチャネル側アダプタ、
中継インタフェース及び入出力装置側アダプタを介して
入出力装置に通知され、この通知を受は取ると、入出力
装置はＯＰＬ Ｉｎをオフし、ＳＲＶ Ｉｎをオフする
。ＳＲＶ Ｉｎがオフしたことは入出力装置側アダプタ
、中継インタフェース及びチャネル側アダプタを介して
チャネルに通知され、この通知を受は取ると、チャネル
はＳＲＶ Ｏｕｔをオフする。
中継インタフェース及び入出力装置側アダプタを介して
入出力装置に通知され、この通知を受は取ると、入出力
装置はＯＰＬ Ｉｎをオフし、ＳＲＶ Ｉｎをオフする
。ＳＲＶ Ｉｎがオフしたことは入出力装置側アダプタ
、中継インタフェース及びチャネル側アダプタを介して
チャネルに通知され、この通知を受は取ると、チャネル
はＳＲＶ Ｏｕｔをオフする。
次に第７図について説明する。第７図（出力時）のデー
タ転送シーケンスは第６図（入力時）のそれと略ぼ同じ
であるが、第７図の場合には、チャネルはＳＲＶ Ｉｎ
がオンすると、書込みデータ（Ｗ−ＤＡＴＡ）をＢｕｓ
Ｏｕｔ上に乗せ、ＳＲＶ Ｏｕｔをオンしている。
タ転送シーケンスは第６図（入力時）のそれと略ぼ同じ
であるが、第７図の場合には、チャネルはＳＲＶ Ｉｎ
がオンすると、書込みデータ（Ｗ−ＤＡＴＡ）をＢｕｓ
Ｏｕｔ上に乗せ、ＳＲＶ Ｏｕｔをオンしている。
上述のように従来方式では、第６図及び第７図に示すよ
うに、チャネルと入出力装置間で１バイト（或いは数バ
イト）ずつ応答確認によるデータ転送が行われており、
１バイト転送のためにチャネル側アダプタと入出力側装
置アダプタ間で何回も信号の遺り取りが必要であり、中
継インタフェース利用による遠距離接続を行う場合、充
分なスループットが得られない。中継インタフェースと
しては光ファイバ・ケーブル又は高速ディジタル回線が
使用される。光ファイバ・ケーブルの場合、１ｍ当り５
ｎｓ程度の遅延があり、チャネルと入出力装置との距離
がＩｋｍないし２ｋｍ程度であると、数μｓ程度の遅延
が生ずる。
うに、チャネルと入出力装置間で１バイト（或いは数バ
イト）ずつ応答確認によるデータ転送が行われており、
１バイト転送のためにチャネル側アダプタと入出力側装
置アダプタ間で何回も信号の遺り取りが必要であり、中
継インタフェース利用による遠距離接続を行う場合、充
分なスループットが得られない。中継インタフェースと
しては光ファイバ・ケーブル又は高速ディジタル回線が
使用される。光ファイバ・ケーブルの場合、１ｍ当り５
ｎｓ程度の遅延があり、チャネルと入出力装置との距離
がＩｋｍないし２ｋｍ程度であると、数μｓ程度の遅延
が生ずる。
本発明は、上記の考察に基づくものであって、チャネル
と入出力装置とを中継インタフェースを利用して遠距離
接続した情報処理システムにおいて、データ転送シーケ
ンス時におけるチャネルと入出力装置間の信号の遺り取
りを従来方式に比して削減できるようにしたインタフェ
ース接続方式を提供することを目的としている。
と入出力装置とを中継インタフェースを利用して遠距離
接続した情報処理システムにおいて、データ転送シーケ
ンス時におけるチャネルと入出力装置間の信号の遺り取
りを従来方式に比して削減できるようにしたインタフェ
ース接続方式を提供することを目的としている。
上記の目的を達成するため、本発明のインタフェース接
続方式は、 （ａ） チャネル側アダプタに、チャネル−チャネル
側アダプタ間でバースト・モードによるブロック転送を
行う機能、 （ｂ） 入出力装置側アダプタに、入出力装置−入出
力装置側アダプタ間で入出力装置側の転送要求に応じた
転送を行う機能、 ｔｅｌ チャネル側アダプタ（或いは入出力装置側ア
ダプタ）内に入出力装置側アダプタ配下に接続される各
入出力装置対応のデータ・バッファ等を設けることによ
り、チャネルがら見た各入出力装置とのデータ転送をバ
ースト・モードで行い得るようにすることを特徴として
いる。
続方式は、 （ａ） チャネル側アダプタに、チャネル−チャネル
側アダプタ間でバースト・モードによるブロック転送を
行う機能、 （ｂ） 入出力装置側アダプタに、入出力装置−入出
力装置側アダプタ間で入出力装置側の転送要求に応じた
転送を行う機能、 ｔｅｌ チャネル側アダプタ（或いは入出力装置側ア
ダプタ）内に入出力装置側アダプタ配下に接続される各
入出力装置対応のデータ・バッファ等を設けることによ
り、チャネルがら見た各入出力装置とのデータ転送をバ
ースト・モードで行い得るようにすることを特徴として
いる。
以下、本発明を図面を参照しつつ説明する。第１図は本
発明が適用される情報処理システムの概要を示す図であ
る。第１図において、ｌは中央処理装置、２はチャネル
、３は並列信号インタフェース、４はチャネル側アダプ
タ、５は中継インタフェース、６は入出力装置側アダプ
タ、７−１ （ｉ＝０．１．・・・）は入出力装置、８
は並列信号インタフェースをそれぞれ示している。チャ
ネル２はバイト多重チャネルである。中継インタフェー
ス５は光ファイバ・ケーブル又は高速ディジタル回線で
ある。チャネル２とチャネル側アダプタ４は並列信号イ
ンタフェース３で接続され、チャネル側アダプタ４と入
出力装置側アダプタ６は中継インタフェース５で接続さ
れ、入出力装置側アダプタ６は並列信号インタフェース
８を介して複数の入出力装置７−０．７−１．・・・と
芋づる的に接続されている。？−ｉは入出力制御装置で
あっても良い。
発明が適用される情報処理システムの概要を示す図であ
る。第１図において、ｌは中央処理装置、２はチャネル
、３は並列信号インタフェース、４はチャネル側アダプ
タ、５は中継インタフェース、６は入出力装置側アダプ
タ、７−１ （ｉ＝０．１．・・・）は入出力装置、８
は並列信号インタフェースをそれぞれ示している。チャ
ネル２はバイト多重チャネルである。中継インタフェー
ス５は光ファイバ・ケーブル又は高速ディジタル回線で
ある。チャネル２とチャネル側アダプタ４は並列信号イ
ンタフェース３で接続され、チャネル側アダプタ４と入
出力装置側アダプタ６は中継インタフェース５で接続さ
れ、入出力装置側アダプタ６は並列信号インタフェース
８を介して複数の入出力装置７−０．７−１．・・・と
芋づる的に接続されている。？−ｉは入出力制御装置で
あっても良い。
第２図はチャネル側アダプタの１実施例構成を示す図で
ある。第２図において、９は入出力インタフェース制御
部、１０は５アダプタ間転送制御部、１１はシーケンス
制御部、１２はデータ・バッファをそれぞれ示している
。入出力インタフェース制御部９はＢｔｌＳ線及びＴａ
ｇ線を介してチャネル２と接続される。アダプタ間転送
制御部１０は中継インタフェース５を介して入出力装置
側アダプタ６と接続される。シーケンス制御部１１は、
チャネル側アダプタ全体の制御を行うものであって、マ
イクロプロセッサ等で構成されている。データ・バッフ
ァ１２は複数個存在し、＃０のデータ・バッファ１２は
入出力装置７−０に対応し、＃１のデータ・バッファ１
２は入出力装置７−１に対応し、＃ｍのデータ・バッフ
ァ１２は入出力装置？−ｍに対応している。なお、入出
力装置側アダプタ６もチャネル側アダプタ４と同じ構成
を有している。
ある。第２図において、９は入出力インタフェース制御
部、１０は５アダプタ間転送制御部、１１はシーケンス
制御部、１２はデータ・バッファをそれぞれ示している
。入出力インタフェース制御部９はＢｔｌＳ線及びＴａ
ｇ線を介してチャネル２と接続される。アダプタ間転送
制御部１０は中継インタフェース５を介して入出力装置
側アダプタ６と接続される。シーケンス制御部１１は、
チャネル側アダプタ全体の制御を行うものであって、マ
イクロプロセッサ等で構成されている。データ・バッフ
ァ１２は複数個存在し、＃０のデータ・バッファ１２は
入出力装置７−０に対応し、＃１のデータ・バッファ１
２は入出力装置７−１に対応し、＃ｍのデータ・バッフ
ァ１２は入出力装置？−ｍに対応している。なお、入出
力装置側アダプタ６もチャネル側アダプタ４と同じ構成
を有している。
第３図は本発明による入力動作時のデータ転送シーケン
スを示す図である。先ず入出力装置はＲＥＱ Ｉｎをオ
ンにする。ＲＥＱ Ｉｎがオンすると、入出力装置側ア
ダプタはＨＬＤ Ｏｕｔ、ＳＥＬ Ｏｕｔをオンする。
スを示す図である。先ず入出力装置はＲＥＱ Ｉｎをオ
ンにする。ＲＥＱ Ｉｎがオンすると、入出力装置側ア
ダプタはＨＬＤ Ｏｕｔ、ＳＥＬ Ｏｕｔをオンする。
ＨＬＤ Ｏｕｔ、ＳＥＬ Ｏｕｔがオンになると、入出
力装置はＲＥＱ Ｉｎをオフし、ＯＰＬ Ｉｎをオンし
、Ｂｕｓ Ｉｎ上に入出力装置アドレスを乗せ、ＡＤＲ
Ｉｎをオンする。そうすると、入出力装置側アダプタは
ＣＭＤ Ｏｕｔをオンする。ＣＭＤ Ｏｕｔがオンする
と、入出力装置はＡＤＲＩｎをオフする。ＡＤＲＩｎが
オフすると、入出力装置側アダプタはＣＭＤ Ｏｕｔを
オフする。ＣＭＤ Ｏｑｔがオフすると、入出力装置は
データ囲をＢｔｌＳ ＩＮに乗せ、ＳＲＶ Ｉｎをオン
する。データＤｏを受は取ると、入出力装置側アダプタ
はＳＲＶ Ｏｕｔをオンする。５ＲＶＯｕｔがオンする
と、入出力装置はＯＰＬ Ｉｎをオフし、ＳＲＶ Ｉｎ
をオフする。ＳＲＶ Ｉｎがオフになると、入出力装置
側アダプタはＳＲＶ Ｏｕｔをオフする。入出力装置側
アダプタはアドレスを付加してデータＤＯをチャネル側
アダプタに送る。チャネル側アダプタは受信したデータ
Ｄｏを対応するデータ・バッファに格納する。以下、同
様なシーケンスで一連のデータがチャネル側アダプタに
送られる。
力装置はＲＥＱ Ｉｎをオフし、ＯＰＬ Ｉｎをオンし
、Ｂｕｓ Ｉｎ上に入出力装置アドレスを乗せ、ＡＤＲ
Ｉｎをオンする。そうすると、入出力装置側アダプタは
ＣＭＤ Ｏｕｔをオンする。ＣＭＤ Ｏｕｔがオンする
と、入出力装置はＡＤＲＩｎをオフする。ＡＤＲＩｎが
オフすると、入出力装置側アダプタはＣＭＤ Ｏｕｔを
オフする。ＣＭＤ Ｏｑｔがオフすると、入出力装置は
データ囲をＢｔｌＳ ＩＮに乗せ、ＳＲＶ Ｉｎをオン
する。データＤｏを受は取ると、入出力装置側アダプタ
はＳＲＶ Ｏｕｔをオンする。５ＲＶＯｕｔがオンする
と、入出力装置はＯＰＬ Ｉｎをオフし、ＳＲＶ Ｉｎ
をオフする。ＳＲＶ Ｉｎがオフになると、入出力装置
側アダプタはＳＲＶ Ｏｕｔをオフする。入出力装置側
アダプタはアドレスを付加してデータＤＯをチャネル側
アダプタに送る。チャネル側アダプタは受信したデータ
Ｄｏを対応するデータ・バッファに格納する。以下、同
様なシーケンスで一連のデータがチャネル側アダプタに
送られる。
チャネル側アダプタではデータ・バッファが一杯になる
と、バースト・モードでデータ・バッファ内のデータを
チャネルに送る。即ち、先ずＲＥｌｌＩＮをオンする。
と、バースト・モードでデータ・バッファ内のデータを
チャネルに送る。即ち、先ずＲＥｌｌＩＮをオンする。
ＲＥＱ Ｉｎがオンになると、チャネルはＨＬＤ Ｏｕ
ｔ、ＳＥＬ Ｏｕｔをオンする。ＨＬＤ Ｏｕｔ、ＳＥ
Ｌ Ｏｕｔがオンになると、チャネル側アダプタはＲＥ
Ｑ Ｉｎをオフし、ＯＰＬ Ｉｎをオンし、アドレスを
ＢｔｌＳ Ｉｎに乗せ、ＡＤＲＩｎをオンする。そう゛
すると、チャネルはＣＭＤ Ｏｕｔをオンする。ＣＭＤ
Ｏｕｔがオンになると、チャネル側アダプタはＡＤＲ
Ｉｎをオフする。ＡＤＲＩｎがオフになると、チャネル
はＣＭＤ Ｏｕｔをオフする。
ｔ、ＳＥＬ Ｏｕｔをオンする。ＨＬＤ Ｏｕｔ、ＳＥ
Ｌ Ｏｕｔがオンになると、チャネル側アダプタはＲＥ
Ｑ Ｉｎをオフし、ＯＰＬ Ｉｎをオンし、アドレスを
ＢｔｌＳ Ｉｎに乗せ、ＡＤＲＩｎをオンする。そう゛
すると、チャネルはＣＭＤ Ｏｕｔをオンする。ＣＭＤ
Ｏｕｔがオンになると、チャネル側アダプタはＡＤＲ
Ｉｎをオフする。ＡＤＲＩｎがオフになると、チャネル
はＣＭＤ Ｏｕｔをオフする。
ＣＭＤ’Ｏｕｔがオフになると、チャネル側アダプタは
データ１３０をＢＩＪＳ Ｉｎ上に乗せ、ＳＩ？Ｖ ｌ
ｎをオンする。
データ１３０をＢＩＪＳ Ｉｎ上に乗せ、ＳＩ？Ｖ ｌ
ｎをオンする。
ＳＲＶ Ｉｎがオンになると、チャネルはＢＩＪＳ Ｉ
ｎ上のデータ００を取り込み、ＳＲＶ Ｏｕｔをオンす
る。ＳＲＶ Ｏｕｔがオンになると、チャネル側アダプ
タはＳＲＶ Ｉｎをオフする。ＳＲＶ Ｉｎがオフにな
ると、チャネルはＳＲＶ Ｏｕｔをオフにする。ＳＲＶ
Ｏｕｔがオフになると、チャネル側アダプタは次のデ
ータＤ１をＢｕｓ Ｉｎに乗せ、ＳＲＶＩｎをオンする
。以下、同様な処理が繰り返され、ｎ＋１個のデータが
チャネルに送られる。
ｎ上のデータ００を取り込み、ＳＲＶ Ｏｕｔをオンす
る。ＳＲＶ Ｏｕｔがオンになると、チャネル側アダプ
タはＳＲＶ Ｉｎをオフする。ＳＲＶ Ｉｎがオフにな
ると、チャネルはＳＲＶ Ｏｕｔをオフにする。ＳＲＶ
Ｏｕｔがオフになると、チャネル側アダプタは次のデ
ータＤ１をＢｕｓ Ｉｎに乗せ、ＳＲＶＩｎをオンする
。以下、同様な処理が繰り返され、ｎ＋１個のデータが
チャネルに送られる。
なお、予定個数のデータの転送が終了すると、ｏＰＬ
Ｉｎはオフされる。
Ｉｎはオフされる。
第４図は本発明による出力時のデータ転送シーケンスを
示す図である。チャネル側アダプタは先ずＲＥＱ Ｉｎ
をオンする。ＲＥＱ Ｉｎがオンになると、チャネルは
肛Ｄ Ｏｕｔ及びＳＥＬ Ｏｕｔをオンする。肛ＤＯｕ
ｔ 、 ＳＥＬ Ｏｕｔがオンになると、チャネル側ア
ダプタはＲＥＱ Ｉｎをオフし、ＯＰＬ Ｉｎをオンし
、入出力装置アドレスをＢｕｓ Ｉｎ上に乗せ、ＡＤＲ
Ｉｎをオンする。チャネルはＢＬＩＳ Ｉｎ上のアドレ
スを取り込むと、ＨＬＤ Ｏｕｔ 、 ＳＥＬ Ｏｕｔ
をオフし、ＣＭＤ Ｏｕｔをオンする。ＣＭＤ Ｏｕｔ
がオンになると、チャネル側アダプタはＡＤＲＩｎをオ
フする。ＡＤＲＩｎがオフすると、チヤネルはＣＭＤ
Ｏｕｔをオフする。ＣＭＤＯｕｔがオフすると、チャネ
ル側アダプタはＳＲＶ Ｉｎをオンする。
示す図である。チャネル側アダプタは先ずＲＥＱ Ｉｎ
をオンする。ＲＥＱ Ｉｎがオンになると、チャネルは
肛Ｄ Ｏｕｔ及びＳＥＬ Ｏｕｔをオンする。肛ＤＯｕ
ｔ 、 ＳＥＬ Ｏｕｔがオンになると、チャネル側ア
ダプタはＲＥＱ Ｉｎをオフし、ＯＰＬ Ｉｎをオンし
、入出力装置アドレスをＢｕｓ Ｉｎ上に乗せ、ＡＤＲ
Ｉｎをオンする。チャネルはＢＬＩＳ Ｉｎ上のアドレ
スを取り込むと、ＨＬＤ Ｏｕｔ 、 ＳＥＬ Ｏｕｔ
をオフし、ＣＭＤ Ｏｕｔをオンする。ＣＭＤ Ｏｕｔ
がオンになると、チャネル側アダプタはＡＤＲＩｎをオ
フする。ＡＤＲＩｎがオフすると、チヤネルはＣＭＤ
Ｏｕｔをオフする。ＣＭＤＯｕｔがオフすると、チャネ
ル側アダプタはＳＲＶ Ｉｎをオンする。
ＳＲＶ Ｉｎがオンになると、チャネルはデータＤｏを
ＢＵＳＯｕｔ上ニ乗せ、ＳＲＶ Ｏｕｔをオンする。Ｓ
ＲＶ Ｏｕｔがオンになると、チャネル側アダプタはデ
ータＤ。
ＢＵＳＯｕｔ上ニ乗せ、ＳＲＶ Ｏｕｔをオンする。Ｓ
ＲＶ Ｏｕｔがオンになると、チャネル側アダプタはデ
ータＤ。
を該当するデータ・バッファに格納し、ＳＲＶＩｎをオ
フする。ＳＲＶ Ｉｎがオフになると、チャネルはＳＲ
Ｖ Ｏｕｔをオフする。ＳＲＶ Ｏｕｔがオフになると
、チャネル側アダプタはＳＲＶ Ｉｎをオンし、以下同
様な動作が行われる。該当するデータ・バッファが一杯
になると、チャネル側アダプタは中継インタフェースを
介してデータ・バッファの全データを入出力装置側アダ
プタに送る。
フする。ＳＲＶ Ｉｎがオフになると、チャネルはＳＲ
Ｖ Ｏｕｔをオフする。ＳＲＶ Ｏｕｔがオフになると
、チャネル側アダプタはＳＲＶ Ｉｎをオンし、以下同
様な動作が行われる。該当するデータ・バッファが一杯
になると、チャネル側アダプタは中継インタフェースを
介してデータ・バッファの全データを入出力装置側アダ
プタに送る。
入出力装置は起動シーケンスが終了すると、ＲＥＱ Ｉ
ｎをオンにしている。 ＲＥ口Ｉｎがオンの状態の下で
、チャネル側アダプタからデータが送られてくると、入
出力装置側アダプタはＨＬＤ ＯｕｔとＳＥＬ Ｏｕｔ
をオンする。肛ＤＯｕｔとＳＥＬ Ｏｕｔがオンになる
と、入出力装置はＩ？ＢＱ Ｉｎをオフし、ＯＰＬ Ｉ
ｎをオンし、入出力装置アドレスをＢＵＳ Ｉｎ上に乗
せ、ＡＤＲＩｎをオンする。Ａｌ３Ｉ？ ＩＮがオンに
なると、人出方装置側アダプタはＨＬＤ Ｏｕｔ、ＳＥ
Ｌ Ｏｕｔをオフシ、ＣＭＤＯｕｔをオンする。ＣＭＤ
Ｏｕｔがオンになると、入出力装置はＡＤＨＩｎをオ
フする。ＡＤＨＩｎがオフになると、入出力装置アダプ
タはＣＭＤ Ｏｕｔをオフする。
ｎをオンにしている。 ＲＥ口Ｉｎがオンの状態の下で
、チャネル側アダプタからデータが送られてくると、入
出力装置側アダプタはＨＬＤ ＯｕｔとＳＥＬ Ｏｕｔ
をオンする。肛ＤＯｕｔとＳＥＬ Ｏｕｔがオンになる
と、入出力装置はＩ？ＢＱ Ｉｎをオフし、ＯＰＬ Ｉ
ｎをオンし、入出力装置アドレスをＢＵＳ Ｉｎ上に乗
せ、ＡＤＲＩｎをオンする。Ａｌ３Ｉ？ ＩＮがオンに
なると、人出方装置側アダプタはＨＬＤ Ｏｕｔ、ＳＥ
Ｌ Ｏｕｔをオフシ、ＣＭＤＯｕｔをオンする。ＣＭＤ
Ｏｕｔがオンになると、入出力装置はＡＤＨＩｎをオ
フする。ＡＤＨＩｎがオフになると、入出力装置アダプ
タはＣＭＤ Ｏｕｔをオフする。
ＣＭＤ Ｏｕｔがオフになると、入出力装置はＳＲＶ
Ｉｎをオンにする。ＳＲＶ Ｉｎがオンになると、入出
力装置側アダプタはデータＤｏをＢｕｓ Ｏｕｔ上に乗
せ、５ＲＶＯｕｔをオンにする。ＳＲＶ Ｏｕｔがオン
になると、入出力装置はＯＰＬ ｌｎをオフにし、ＳＲ
Ｖ Ｉｎをオフにする。ＳＲＶ Ｉｎがオフになると、
入出力装置側アダプタはＳＲＶ Ｏｕｔをオフにする。
Ｉｎをオンにする。ＳＲＶ Ｉｎがオンになると、入出
力装置側アダプタはデータＤｏをＢｕｓ Ｏｕｔ上に乗
せ、５ＲＶＯｕｔをオンにする。ＳＲＶ Ｏｕｔがオン
になると、入出力装置はＯＰＬ ｌｎをオフにし、ＳＲ
Ｖ Ｉｎをオフにする。ＳＲＶ Ｉｎがオフになると、
入出力装置側アダプタはＳＲＶ Ｏｕｔをオフにする。
次に入出力装置は再びＲＥＱ ＩＮをオンにし、以下同
様な動作が繰り返される。
様な動作が繰り返される。
第５図は本発明による多重動作を示す図である。
第５図の例ではアドレス１２の入出力装置に対して出力
動作が行われ、アドレスｏ５の入出力装置に対して読込
み動作が行われるとしている。図示の例では、最初にチ
ャネルからチャネル側アダプタに対してアドレス１２の
入出力装置に送るべきデータがバースト・モードで転送
され、チャネル側アダプタの該当するデータ・バッファ
に格納される。
動作が行われ、アドレスｏ５の入出力装置に対して読込
み動作が行われるとしている。図示の例では、最初にチ
ャネルからチャネル側アダプタに対してアドレス１２の
入出力装置に送るべきデータがバースト・モードで転送
され、チャネル側アダプタの該当するデータ・バッファ
に格納される。
アドレス１２に対応するデータ・バッファが一杯になる
と、チャネル側アダプタは当該データ・バッファの内容
を中継インタフェースを介して入出力装置側アダプタに
送る。一方、アドレス０５の入出力装置は１バイト（又
は数バイト）ずつデータを入出力装置側アダプタに送る
。これら一連のデータは中継インタフェースを介してチ
ャネル側アダプタに送られる。入出力装置側アダプタは
アドレス１２の入出力装置におくるべき一連のデータの
内の先頭データＷＤＯをアドレス１２の入出力装置に送
る。次に入出力側アドレス−入出力装置間インタフェー
スはアドレス０５の入出力装置に割当てられ、アドレス
０５の入出力装置はデータＲＤｎ＋１ （データＲＤＯ
ないしＤＤｎは既に転送済みである）を入出力装置側ア
ダプタに送る。次の時間帯では入出力側アドレスー人出
力装置間インタフェースは再びアドレス１２の入出力装
置に割当てられ、入出力装置側アダプタからアドレス１
２の入出力装置に対してデータＷＤＩを送る。チャネル
側アダプタはバースト・モードでデータＲＤＯないしＲ
Ｄｎをチャネルに送る。
と、チャネル側アダプタは当該データ・バッファの内容
を中継インタフェースを介して入出力装置側アダプタに
送る。一方、アドレス０５の入出力装置は１バイト（又
は数バイト）ずつデータを入出力装置側アダプタに送る
。これら一連のデータは中継インタフェースを介してチ
ャネル側アダプタに送られる。入出力装置側アダプタは
アドレス１２の入出力装置におくるべき一連のデータの
内の先頭データＷＤＯをアドレス１２の入出力装置に送
る。次に入出力側アドレス−入出力装置間インタフェー
スはアドレス０５の入出力装置に割当てられ、アドレス
０５の入出力装置はデータＲＤｎ＋１ （データＲＤＯ
ないしＤＤｎは既に転送済みである）を入出力装置側ア
ダプタに送る。次の時間帯では入出力側アドレスー人出
力装置間インタフェースは再びアドレス１２の入出力装
置に割当てられ、入出力装置側アダプタからアドレス１
２の入出力装置に対してデータＷＤＩを送る。チャネル
側アダプタはバースト・モードでデータＲＤＯないしＲ
Ｄｎをチャネルに送る。
以上の説明から明らかなように、本発明によれば、チャ
ネルと入出力装置間を中継インタフェースを利用して遠
距離接続した情報処理システムにおいて、データ転送シ
ーケンス時におけるチャネルと入出力装置間の信号の遺
り取りの回数を従来方式より減少することが出来、延い
ては情報処理システムのスループットを向上させること
が出来る。
ネルと入出力装置間を中継インタフェースを利用して遠
距離接続した情報処理システムにおいて、データ転送シ
ーケンス時におけるチャネルと入出力装置間の信号の遺
り取りの回数を従来方式より減少することが出来、延い
ては情報処理システムのスループットを向上させること
が出来る。
第１図は本発明が適用される情報処理システムの概要を
示す図、第２図はチャネル側アダプタの１実施例構成を
示す図、第３図は本発明による入力動作時のデータ転送
シーケンスを示す図、第４図は本発明による出力時のデ
ータ転送シーケンスを示す図、第５図は本発明による多
重動作を示す図、第６図及び第７図はチャネルと入出力
装置を回線利用して遠距離接続した情報処理システムに
おける従来のデータ転送を示す図である。 ■・・・中央処理装置、２・・・チャネル、３・・・並
列信号インタフェース、４・・・チャネル側アダプタ、
５・・・中継インタフェース、６・・・入出力装置側ア
ダプタ、７−ｉ （ｉ＝０．１．・・・）・・・入出
力装置、８・・・並列信号インタフェース、９・・・入
出力インタフェース制御部、１０・・・アダプタ間転送
制御部、１１・・・シーケンス制御部、１２・・・デー
タ・バッファ。
示す図、第２図はチャネル側アダプタの１実施例構成を
示す図、第３図は本発明による入力動作時のデータ転送
シーケンスを示す図、第４図は本発明による出力時のデ
ータ転送シーケンスを示す図、第５図は本発明による多
重動作を示す図、第６図及び第７図はチャネルと入出力
装置を回線利用して遠距離接続した情報処理システムに
おける従来のデータ転送を示す図である。 ■・・・中央処理装置、２・・・チャネル、３・・・並
列信号インタフェース、４・・・チャネル側アダプタ、
５・・・中継インタフェース、６・・・入出力装置側ア
ダプタ、７−ｉ （ｉ＝０．１．・・・）・・・入出
力装置、８・・・並列信号インタフェース、９・・・入
出力インタフェース制御部、１０・・・アダプタ間転送
制御部、１１・・・シーケンス制御部、１２・・・デー
タ・バッファ。
Claims (1)
- 中央処理装置及び中央処理装置内のチャネルと情報を送
受するための並列信号入出力インタフェースで接続され
た入出力装置群よりなり、入出力インタフェース・パス
の途中にチャネル側アダプタ及び入出力装置側アダプタ
を設けて両アダプタ間を中継インタフェースで接続され
ている情報処理システムにおいて、チャネル側アダプタ
にチャネル−チャネル側アダプタ間のデータ転送シーケ
ンスを代行する機能を設けると共に、入出力装置側アダ
プタに入出力装置−入出力装置側アダプタのデータ転送
シーケンスを代行する機能を設け、更にチャネル側アダ
プタ（又は入出力装置側アダプタ）内に入出力装置対応
の入出力データ格納域を装備し、これにより、バイト多
重チャネルから見た入出力装置のデータ転送をバースト
・モードによるブロック転送とすることを特徴としたイ
ンタフェース接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2725486A JPS62184555A (ja) | 1986-02-10 | 1986-02-10 | インタフエ−ス接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2725486A JPS62184555A (ja) | 1986-02-10 | 1986-02-10 | インタフエ−ス接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62184555A true JPS62184555A (ja) | 1987-08-12 |
Family
ID=12215940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2725486A Pending JPS62184555A (ja) | 1986-02-10 | 1986-02-10 | インタフエ−ス接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62184555A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119028A (ja) * | 1982-01-11 | 1983-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 入出力装置接続方式 |
-
1986
- 1986-02-10 JP JP2725486A patent/JPS62184555A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119028A (ja) * | 1982-01-11 | 1983-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 入出力装置接続方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4695952A (en) | Dual redundant bus interface circuit architecture | |
| US4245307A (en) | Controller for data processing system | |
| KR100395385B1 (ko) | 통신제어방법및전자기기 | |
| US5602663A (en) | Information processing apparatus for multiplex transmission of signal for arbitration and signal for data transfer | |
| EP0577361B1 (en) | Fiber optic distribution of image data | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| EP0375946A3 (en) | I/o system of a data processing system | |
| US4212080A (en) | Data transmission control system | |
| EP0653863B1 (en) | Arbitration apparatus and method for controlling the access to a network | |
| KR100283528B1 (ko) | 데이터전송방법, 데이터전송장치및 매체 | |
| JPH0821013B2 (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| JPS62184555A (ja) | インタフエ−ス接続方式 | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| JP2786789B2 (ja) | データ転送方式 | |
| US6430632B1 (en) | Data management small computer system interface (SCSI) extender for extending SCSI communications between SCSI interfaces located relatively far apart | |
| JPS6240751B2 (ja) | ||
| JPS636893B2 (ja) | ||
| US5117419A (en) | System for controlling data transmission and reception in a network | |
| JPS5939768B2 (ja) | 入出力システム | |
| JPS6213705B2 (ja) | ||
| JP2630214B2 (ja) | 時分割多重化装置 | |
| JPS58101335A (ja) | デ−タ転送装置 | |
| JPH0440917B2 (ja) | ||
| JPH024042A (ja) | 通信端末装置 | |
| JPH05314051A (ja) | データ転送システム |