JPS62222731A - 非同期入力信号同期化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、クロックパルスとは非同期に入力される信
号の変化を検出して、これをクロックパルスに同期化す
る同期化回路に関するものである。

〔従来の技術〕

第６図は例えば特公昭６１−７４８号公報に示された従
来の非同期入力信号同期化回路の構成を示す図であり１
図において、（りは非同期信号入力線。

（２）はクロックパルス人力線１３１Ｈ非同期入力信号
を反転するインバータ、　Ｆ４１．　＋５］Ｈ非同期入
力信号とこれをインバータ（４）で反転した信号を入力
信号とするフリップフロップ、（６）はフリップフロッ
プ（４）の出力線、（７１ｆｌフリツプフロツプ（５）
の出力線。

１３１　はフリップフロップ（４）および（５）の出力
信号の論理和をとるオア回路１（９）は回路全体の出力
線。

（Ａ１）　、　（Ａ２）、　　（Ｂ１）　＋　（Ｂ２）
　　はフリップフロップ（４）および（５）の入力端子
、（Ｃ１）、（Ｃ２）は同フリップフロップのクロック
パルス入力端子、　　（Ｒ１）　＋　（Ｒ２）は同フリ
ップフロップのリセット端子である。

次に動作について説明する。フリップフロップ（４）は
入力端子（Ａ１ｙｌＳロウレベル（以下りと略記する）
、入力端子（Ｂ１）がハイレベル（以下Ｈと略記する）
の時、クロックパルス人力端子（Ｃ１）がＬからＨに変
化すると出力線（６）がＨとなり、入力端子（Ａ１）が
Ｈ１入力端子（Ｂ１）がＬの時、クロックパルス入力端
子（Ｃ１）がＬからＨに変化すると出力線（６）がＬと
なり１入力端子（Ａ１）および（Ｂ１）が共にＨとなる
時は出力線（６）が前の状態に保持され、入力端子（Ａ
１）および（Ｂ１）が共にＬとなる時は出力線（６１が
前の状態の反転となる。フリップフロップ（５１は７リ
ツプ７０ツブ（４）と同様に構成されクロックパルスが
ＨからＬに変化する時出力線（９）の電位に変化が起こ
るほかはフリップフロップ（４）と同様′ｆｘ動作を行
う。以上の動作はリセット端子（Ｒ１）　、（Ｒ２’）
が共にＬの時であり、（Ｒ１）、　（Ｒ２）が共にＨｆ
ｉらばフリップフロップ（４）と（５）の出力ｉ１　（
６１。

（７）は共にＬとなる。かかる動作は公知のＪＫ型ラフ
リップフロップ類似したものである。

今、クロックパルス入力線＋２１のクロックパルスがＬ
の時、非同期信号入力線（１１がＨからＬに変化したと
する。第７図に示すｔｌ　　がその時点である。

クロックパルスの次の立上りｔ２　　においてフリップ
７０ツブ（４１が反転し出力線（６）にＨが出力され１
オア回路（８）を経て出力〜（９）にクロックパルスに
同ルＪＬｆｃ検出信号を出力する。同時に出力線（６）
のＨ信号はフリップフロップ（５）全強制リセットし、
出力線（７）をＬに固定する。従って次にクロックパル
スがｔ３　　において立下ってもフリップフロップ（５
）はリセット状態になっているので、これは検出されな
い。この間出力線（９１ｔｔｌ　Ｈが保持される。

逆にクロックパルス入力線（２１のクロックパルスがＨ
の時、非同期信号入力線（１）がＨからＬに変化し、第
８図に示すように１４　　がその時点でおるとする。ク
ロックパルスの次の立下りｔ５　　においてフリップ７
０ツブ（５）が反転し出力線（７）にＨが出力され、オ
ア回路（８１経て出力線（９）にクロックパルスに同期
した検出信号を出力する。同時に出力線（５）のＨ信号
はフリップフロップ（４１ヲ強制リセットし、出力線（
６）ｉＬに固定する。よって次にクロックパルスがｔ６
　　において立上ってもフリップフロップ（４）ハリセ
ット状態のままであり、フリップフロップ（５）はリセ
ットされない。この結果、出力線（９）にはＨが保持さ
れる。

非同期入力信号のＨからＬの変化を検出した後。

すなわちフリップフロップ（４１から（５）の−万が出
力）ｆＧｃ′ｆｘ″：）た後のｔｌ　　において非同期
信号入力線（１）がＬからＨに変化するとインバータ（
３１ヲ通してフリップフロップ（４）の入力端子（Ｂ１
）およびフリップフロップ（５）の入力端子（Ｂ２）に
Ｌが入力される。

よって次のクロックパルスの立上りｔ８　　または立下
りｔ９　　で非同期入力信号のＨからＬの変化を検出し
た側のフリップフロップ（第７図ではフリップフロップ
（４１，第８囚ではフリップ７０ツブ（５））が反転し
出力線にＬが出力される。この結果、出力線（９）にク
ロックパルスに同期した検出信号を出力する。

〔発明が解決しようとする問題点〕

従来の非同期入力信号同期化回路は以上のように構成さ
れているので、非同期入力信号のＬからＨの変化は、非
同期入力信号のＨからＬの変化を検出したクロックパル
スの状態（立上りあるいは立下り）を待って検出される
ことになり、非同期入力信号の変化時刻と検出時刻との
間に大きな誤差か発生するなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、信号の変化全クロックパルスの立上り、立下
りの何れにおいても検出し、クロックパルスに同期した
検出信号を得る回路全提供することを目的とする。

〔問題点を解決するための手段〕

この発明に係る非同期入力信号同期化回路は。

クロックパルスの立上りで入力信号１［き込む第１およ
び第２のフリップフロップをクロックパルスと入力信号
でリセットするようにし７′２：ものである。

〔作用〕

この発明における第１およびｗＪ２のフリップフロップ
はクロックパルスと入力信号によりリセットされ・第１
および第２のフリップフロップの出力からクロックパル
スに同期した検出信号が得られる。

〔実施例〕

以下・　この発明の一実施例を図について説明する。第
１図に分いて、（１）は非同期信号入力線、（２１はク
ロックパルス入力線、（３）は非同期入力信号を反転す
るインバータ、　＋４１．　ｆｉ［ｌｌ’ｉ非同期入力
信号とこれをインバータ（４１で反転した信号を入力信
号とするＪＫタイプのフリップフロップ、＋６１ｆｌフ
リツプフロツプ（４）の出力線、αＤはフリップフロッ
プｆｉ（１の出力線、　ｆ８＋［フリップフロップ（４
）および（５）の出力信号の論理和をとるオア回路、（
９）は回路全体の出力線、α３Ｕクロツクパルスを反転
するインバータ、　Ｃ３は非同期入力信号とクロックパ
ルスの論理積をとるアンド回路、α４１は非同期入力信
号とインバータ（１３で反転されたクロックパルスの論
理積ヲとるアンド回路、０５１はフリップフロップ（４
１のリセットパルス入力線、（Ｌｌはフリップ７０ツブ
馳のリセットパルス入力線＋　　（ＡＩ）、　（Ａ５）
、　（Ｂ１）ｅ　（Ｂｓ）はフリップフロップ（４）お
よび（１Ｇの入力端子ｅ（Ｃ１）。

（Ｃ３）は同フリップフロップのクロックパルス入力端
子・　ＣＲ１’）　、　（Ｒ３）　は同フリップフロッ
プのリセット端子である。

次に動作について説明する。フリップフロップ（４）は
クロックパルス入力端子（Ｃ１）がＬからＨに変化する
時、入力端子（Ａ１）、　（Ｉｈ　）　の状態で出力が
変化し、入力端子（Ａ１）がり、入力端子（Ｂ１）がＨ
のとき出力線（６）がＨとなり、入力端子（Ａ１）がＨ
１入力端子（Ｂ１）がＬのとき出力線（６）がＬとなり
、入力端子（Ａ１’）　−（Ｂ１）　　が共にＨとなる
時は出力線（６）が前の状態に保持され、入力端子（Ａ
１）。

（Ｂ１）が共にＬとなる時は出力線（６）が前の状態の
反転となる。フリップフロップαＩＵフリップフロップ
（４）と同様な動作を行う。以上の動作はリセット端子
（Ｒ＋　）　、　（Ｒ２）が共にＬ（非リセツト状態）
の時であり、　　（Ｒ１〕、（Ｒ２）が共にＨならばフ
リップフロップ（４）と（ＩＧの出力Ｈ６１，（Ｉｆ）
は共にＬとなる。

かかる動作は公知のＪＫ型フリップフロップに類似して
いる。

今、非同期信号入力線（１１がＨからＬに変化したとす
る。第２図に示すようにクロックパルス入力線（２）の
クロックパルスがＬＯ時時間同期信号入力線１）がＨか
らＬに変化し、ｔｌｏがその時点であるとする。非同期
入力信号がＬの時アンド回路α３およびＢ４１”を通し
てリセットパルス入力線（Ｉ９およびαｅはＬとなり−
フリップフロップ（４）、αａｈ非リセット状態となっ
ている。クロックパルスの次の立上りｔｌｌにおいてフ
リップフロップ（４）は反転し出力線（６）にＨが出力
され、オア回路（８）ヲ経て出力線（９）にクロックパ
ルスに同期し比検出信号を出力する。

さらにクロックパルスの次の立下りｔ１２においてフリ
ップフロップ員が反転し出力線αυにもＨが出力される
が、この時読に出力線（９）はＨであり何ら影響はない
。ま几第３因に示すようにクロックパルス入力線（２）
のクロックパルスがＨＯ時時間同期信号入力線０１Ｈか
らＬに変化し、ｔ１３がその時点であるとする。クロッ
クパルスの次の立下りｔ１４においてフリップフロップ
＋１ＣＩは反転し出力線αυにＨが出力されオア回路（
８１’ｉ経て出力線（９）にクロックパルスに同期した
検出信号を出力する。さらにクロックパルスの次の立上
りｔ１５においてフリップフロップ（４）が反転し出力
線（６）にもＨが出力される。

従って非同期信号入力線（１）のＨからＬの変化は。

変化した次のクロックパルスの変化点で直ちに検出され
ることになる。

逆に非同期信号入力ＩＩ！（１１がＬからＨに変化した
とする。

第４図に示す；うにクロックパルス入力線（２）のクロ
ックパルスがＬの時非同期信号入力線がＬからＨに変化
し、ｔ１６がその時点であるとする。この時アンド回路
α〕全通してリセットパルス入力線（ＩＩＤＦｉｎ、か
らＨとなり、フリップフロップａａｈリセットされ出力
線ａυＨＬとなる。しかしながらフリップフロップ（４
）の出力線＋６１　ＨＨのま塘であり出力線（９）には
Ｈが出力されている。次のクロックパルスの立上りｔ１
７で入力端子（Ａ１）はＨ１入力端子（Ｂ１）はＬとな
っており、あるいはアンド回路α３全通してリセットパ
ルス入力線（１５１がＬからＨとなるので、フリップフ
ロップ（４）の出力線＋６１ｆｌＬとなり、出力線（９
）にクロックパルスに同期した検出信号が出力される。

次のクロックパルスの立下りｔ１８では入力端子（Ａ３
）はＨ１入力端子（Ｂ３）はＬとなっており、あるいは
アンド回路（ｔ４１’ｅ通して、リセットパルス入力線
α［Ｄ［ＬからＨとなるので、フリップフロップ＋１（
Ｉの出力線任υはＬのままであり。

出力線（９）にはＬが出力され続ける。また第５図に示
すようにクロックパルス入力ｌ１ｉ１　＋２１のクロッ
クパルスがＨの時非同期信号入力線がＬからＨに変化し
、Ｃ１９がその時点であるとする。この時アンド回路Ｑ
３ｔ−通してリセットパルス人力５１（Ｉ５１はＬから
Ｈとなり、フリップフロップ（４）はリセットされ出力
線（６）はＬとなる。しかしながらクリップフロップａ
Ｃ＋の出力線αυはＨのままであり出力線（９）にはＨ
が出力されている。次のクロックパルスの立下すＣ２０
で入力端子（Ａ５）はＨ１入力端子（Ｂ３）はＬとなっ
ており、あるいはアンド回路α４１ヲ通してリセットパ
ルス入力線（ＩｅがＬからＨとなるので、フリップフロ
ップαＧの出力線αυｉＬとなり、出力線（９）にクロ
ックパルスに同期した検出信号が出力される。次のクロ
ックパルスの立上りＣ２１では、フリップフロップ（４
）の出力１ｆ６１ｔＩ′ｉＬのままであり、出力線（９
）にはＬが出力され続ける。

従って非同期信号入力線ｆｌｌのしからＨの変化も１変
化した次のクロックパルスの変化点で直ちに検出される
ことになる。

なお、上記実施例ではフリップフロップ（４）、αＧに
ＪＫ型のフリップフロップを用いているが、Ｄ型のフリ
ップフロップを用いても工ぐ、この場合はインバータｆ
３１　ｔ／ｉ不用となる。

〔発明の効果〕

以上のように、この発明によればクロックパルスとは非
同期に発生する信号の変化した時点をクロックパルスの
立上り点、立下り点の何れにおいても時間的に早く発生
した時点で検出できるように１＋１１成したので、信号
変化時刻と検出時刻との間が極めて短く非同期信号につ
いてサンプリングするときの時間的精度を向上させる効
果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による非同期入力信号同期
化回路の構成図、第２図、第３図１．第４図、第５図は
第１図の動作説明図、第６図は従来の非同期入力信号同
期化回路の構成図、第７図。 第８図は第６図の動作説明■である。図中、（１）は非
同期信号入力線、（２）はクロックパルス入力線。 （３）、αＸ８はインバータ、　＋４１．　（ｌ［Ｉは
クリップフロップ。 ｆ６）、αＤμフリップフロップの出力線、〔８）はオ
ア回路、（９）は回路全体の出力線、αＪ、α瘤はアン
ド回路。 Ｃ１，ｓ、　鰻ｈリセットパルス入力線である。 なお２図中同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 非同期に入力される入力信号をクロックパルスに同期さ
   せる同期化回路において、クロックパルスの立上りで入
   力信号を書き込む第１および第２のフリップフロップと
   、入力信号とクロックパルスで第１および第２のフリッ
   プフロップをリセットする手段とを有し、第１および第
   ２のフリップフロップからクロックパルスに同期した検
   出信号を得るようにしたことを特徴とする非同期入力信
   号同期化回路。