JPS6222854Y2 - - Google Patents
Info
- Publication number
- JPS6222854Y2 JPS6222854Y2 JP18925682U JP18925682U JPS6222854Y2 JP S6222854 Y2 JPS6222854 Y2 JP S6222854Y2 JP 18925682 U JP18925682 U JP 18925682U JP 18925682 U JP18925682 U JP 18925682U JP S6222854 Y2 JPS6222854 Y2 JP S6222854Y2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- terminal
- mounting
- case
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案はチエツク端子を有する電子回路を備え
た電子回路装置に関する。
た電子回路装置に関する。
従来より、IC等の電子回路を備えた電子回路
装置においては、電子回路を絶縁基板の導体パタ
ーンに接続した後電子回路のチエツク端子にジヤ
ンプ線を接続してその電子回路にプログラムされ
たテストモードを実行させ、これが正常に実行さ
れた場合に電子回路が正常としてチエツクを完了
し、前述のジヤンプ線を切断して絶縁基板をケー
スに組込むようにしている。
装置においては、電子回路を絶縁基板の導体パタ
ーンに接続した後電子回路のチエツク端子にジヤ
ンプ線を接続してその電子回路にプログラムされ
たテストモードを実行させ、これが正常に実行さ
れた場合に電子回路が正常としてチエツクを完了
し、前述のジヤンプ線を切断して絶縁基板をケー
スに組込むようにしている。
従来の構成では、テストモードのチエツク後は
ジヤンプ線を切断する必要があるので作業が面倒
であり、又、絶縁基板のケースへの組立て後に故
障等で再チエツクする必要のある場合には絶縁基
板をケースから取外した後電子回路のチエツク端
子に再びジヤンプ線を接続する必要があるのでや
はり作業が面倒であつた。
ジヤンプ線を切断する必要があるので作業が面倒
であり、又、絶縁基板のケースへの組立て後に故
障等で再チエツクする必要のある場合には絶縁基
板をケースから取外した後電子回路のチエツク端
子に再びジヤンプ線を接続する必要があるのでや
はり作業が面倒であつた。
本考案は上記事情に鑑みてなされたもので、そ
の目的は、テストモードのチエツク及び再チエツ
クの作業が極めて簡単な電子回路装置を提供する
にある。
の目的は、テストモードのチエツク及び再チエツ
クの作業が極めて簡単な電子回路装置を提供する
にある。
本考案は、複数個の取付孔の内の一つたる第1
の取付孔が導体パターンを介して直流電源の負端
子に接続された絶縁基板を設け、この絶縁基板に
チエツク端子が導体パターンを介して前記複数個
の取付孔の内の他の一つたる第2の取付孔に接続
された電子回路を設け、この電子回路のチエツク
端子と前記直流電源の正端子との間に抵抗器を接
続し、そして、前記絶縁基板が前記複数個の取付
孔を介して取付ねじにより取付けられる金属製の
ケースを設ける構成とし、絶縁基板をケースに取
付ける前の電子回路のチエツク端子はハイレベル
となり、絶縁基板のケースへの取付時には該チエ
ツク端子はロウレベルとなるようにしたものであ
る。
の取付孔が導体パターンを介して直流電源の負端
子に接続された絶縁基板を設け、この絶縁基板に
チエツク端子が導体パターンを介して前記複数個
の取付孔の内の他の一つたる第2の取付孔に接続
された電子回路を設け、この電子回路のチエツク
端子と前記直流電源の正端子との間に抵抗器を接
続し、そして、前記絶縁基板が前記複数個の取付
孔を介して取付ねじにより取付けられる金属製の
ケースを設ける構成とし、絶縁基板をケースに取
付ける前の電子回路のチエツク端子はハイレベル
となり、絶縁基板のケースへの取付時には該チエ
ツク端子はロウレベルとなるようにしたものであ
る。
以下本考案の一実施例につき図面を参照して説
明する。
明する。
1は絶縁基板たるプリント基板であり、これに
は多数の導体パターンが形成されている。又、こ
のプリント基板1には複数個の取付孔(2及び3
の二個のみ図示)が形成されていて、その一つの
取付孔たる第1の取付孔2は導体パターン4を介
して直流電源5の負端子に接続されている。6は
電子回路たるCPUであり、その多数の端子は前
記多数の導体パターンに接続されている。又、こ
のCPU6の負電源入力端子6aは導体パターン
7を介して導体パターン4従つて直流電源5の負
端子に接続され、正電源入力端子6bは導体パタ
ーン8を介して直流電源5の正端子に接続されて
いる。そして、CPU6のチエツク端子6cは導
体パターン9を介して前記複数個の取付孔の内の
他の一つの取付孔たる第2の取付孔3に接続され
ている。10は抵抗器であり、その一端はCPU
6のチエツク端子6cに接続され、他端は直流電
源5の正端子に接続されている。11は金属製の
ケースであり、これには前記プリント基板1の複
数個の取付孔に対応して複数個のねじ止め孔(取
付孔2及び3に対応するねじ止め孔12及び13
のみ図示)が形成されている。而して、取付ねじ
14,15をプリント基板1の取付孔2,3に挿
通し円筒状のスペーサ部材16,17に挿通した
後ケース11のねじ止め孔12,13に螺挿する
とともに、他の取付ねじもプリント基板1の他の
取付孔に挿通し他のスペーサ部材に挿通した後ケ
ース11の他のねじ止め孔(以上いずれも図示せ
ず)に螺挿することによつて、プリント基板1が
ケース11に取付けて組立てられるようになつて
いる。
は多数の導体パターンが形成されている。又、こ
のプリント基板1には複数個の取付孔(2及び3
の二個のみ図示)が形成されていて、その一つの
取付孔たる第1の取付孔2は導体パターン4を介
して直流電源5の負端子に接続されている。6は
電子回路たるCPUであり、その多数の端子は前
記多数の導体パターンに接続されている。又、こ
のCPU6の負電源入力端子6aは導体パターン
7を介して導体パターン4従つて直流電源5の負
端子に接続され、正電源入力端子6bは導体パタ
ーン8を介して直流電源5の正端子に接続されて
いる。そして、CPU6のチエツク端子6cは導
体パターン9を介して前記複数個の取付孔の内の
他の一つの取付孔たる第2の取付孔3に接続され
ている。10は抵抗器であり、その一端はCPU
6のチエツク端子6cに接続され、他端は直流電
源5の正端子に接続されている。11は金属製の
ケースであり、これには前記プリント基板1の複
数個の取付孔に対応して複数個のねじ止め孔(取
付孔2及び3に対応するねじ止め孔12及び13
のみ図示)が形成されている。而して、取付ねじ
14,15をプリント基板1の取付孔2,3に挿
通し円筒状のスペーサ部材16,17に挿通した
後ケース11のねじ止め孔12,13に螺挿する
とともに、他の取付ねじもプリント基板1の他の
取付孔に挿通し他のスペーサ部材に挿通した後ケ
ース11の他のねじ止め孔(以上いずれも図示せ
ず)に螺挿することによつて、プリント基板1が
ケース11に取付けて組立てられるようになつて
いる。
次に、本実施例の作用につき説明する。
プリント基板1をケース11に取付ける前に
CPU6のチエツクを行なう場合には、第2の取
付孔3は電気的に開放状態にあるので、CPU6
のチエツク端子6cは直流電源5により抵抗器1
0を介してハイレベルとなり、これによつて、
CPU6のテストモードが実行されて良,不良の
チエツクが行なわれる。
CPU6のチエツクを行なう場合には、第2の取
付孔3は電気的に開放状態にあるので、CPU6
のチエツク端子6cは直流電源5により抵抗器1
0を介してハイレベルとなり、これによつて、
CPU6のテストモードが実行されて良,不良の
チエツクが行なわれる。
このような、CPU6のテストモードのチエツ
クの終了後プリント基板1をケース11に取付け
ると、CPU6のチエツク端子6cは導体パター
ン9,取付ねじ15,ケース11、取付ねじ14
及び導体パターン4を介して直流電源5の負端子
に接続されて該チエツク端子6cはロウレベルと
なるものであり、これによつて、CPU6は通常
モードを実行することになる。
クの終了後プリント基板1をケース11に取付け
ると、CPU6のチエツク端子6cは導体パター
ン9,取付ねじ15,ケース11、取付ねじ14
及び導体パターン4を介して直流電源5の負端子
に接続されて該チエツク端子6cはロウレベルと
なるものであり、これによつて、CPU6は通常
モードを実行することになる。
一方、プリント基板1をケース11に取付けて
組立てた後にCPU6の再チエツクを行なう場合
には、取付ねじ15をケース11から取外すと、
取付孔3従つて導体パターン9とケース11との
電気的接続がしや断されることにより直流電源2
の正電位たるハイレベルが抵抗器10を介して
CPU6のチエツク端子6cに与えられるように
なり、CPU6は再びテストモードを実行するこ
とになる。
組立てた後にCPU6の再チエツクを行なう場合
には、取付ねじ15をケース11から取外すと、
取付孔3従つて導体パターン9とケース11との
電気的接続がしや断されることにより直流電源2
の正電位たるハイレベルが抵抗器10を介して
CPU6のチエツク端子6cに与えられるように
なり、CPU6は再びテストモードを実行するこ
とになる。
尚、本考案は上記し且つ図面に示す実施例にの
み限定されるものではなく、要旨を逸脱しない範
囲内で適宜変形して実施し得る。
み限定されるものではなく、要旨を逸脱しない範
囲内で適宜変形して実施し得る。
本考案は以上説明した実施例から明らかなよう
に、複数個の取付孔の内の一つたる第1の取付孔
が導体パターンを介して直流電源の負端子に接続
された絶縁基板を設け、この絶縁基板の多数の導
体パターンに接続されチエツク端子が導体パター
ンを介して前記複数個の取付孔の内の他の一つた
る第2の取付孔に接続された電子回路を設け、こ
の電子回路のチエツク端子と前記直流電源の正端
子との間に抵抗器を接続し、そして、前記絶縁基
板が前記複数個の取付孔を介して取付ねじにより
取付けられる金属製のケースを設けるようにした
ので、絶縁基板をケースに取付ける前には直流電
源のハイレベルが抵抗器を介して電子回路のチエ
ツク端子に与えられることから従来とは異なりジ
ヤンプ線をチエツク端子に接続しなくてもテスト
モードを実行させることができ、又、絶縁基板を
ケースに取付ねじにより取付けることにより自動
的に電子回路のチエツク端子がロウレベルとなつ
て従来とは異なりジヤンプ線を切断する必要がな
く、従つて、電子回路のチエツク作業が極めて簡
単になり、更に、絶縁基板をケースに取付けて組
立てた後に前記電子回路を再チエツクする場合に
は、第2の取付孔に対応する取付ねじをケースか
ら取外すことにより電子回路のテストモードを実
行させることができ、従つて、従来とは異なり絶
縁基板をケースから取外した後電子回路のチエツ
ク端子にジヤンプ線を再接続するというような必
要がなくて、再チエツクの作業も極めて簡単にな
る等の実用的効果を奏するものである。
に、複数個の取付孔の内の一つたる第1の取付孔
が導体パターンを介して直流電源の負端子に接続
された絶縁基板を設け、この絶縁基板の多数の導
体パターンに接続されチエツク端子が導体パター
ンを介して前記複数個の取付孔の内の他の一つた
る第2の取付孔に接続された電子回路を設け、こ
の電子回路のチエツク端子と前記直流電源の正端
子との間に抵抗器を接続し、そして、前記絶縁基
板が前記複数個の取付孔を介して取付ねじにより
取付けられる金属製のケースを設けるようにした
ので、絶縁基板をケースに取付ける前には直流電
源のハイレベルが抵抗器を介して電子回路のチエ
ツク端子に与えられることから従来とは異なりジ
ヤンプ線をチエツク端子に接続しなくてもテスト
モードを実行させることができ、又、絶縁基板を
ケースに取付ねじにより取付けることにより自動
的に電子回路のチエツク端子がロウレベルとなつ
て従来とは異なりジヤンプ線を切断する必要がな
く、従つて、電子回路のチエツク作業が極めて簡
単になり、更に、絶縁基板をケースに取付けて組
立てた後に前記電子回路を再チエツクする場合に
は、第2の取付孔に対応する取付ねじをケースか
ら取外すことにより電子回路のテストモードを実
行させることができ、従つて、従来とは異なり絶
縁基板をケースから取外した後電子回路のチエツ
ク端子にジヤンプ線を再接続するというような必
要がなくて、再チエツクの作業も極めて簡単にな
る等の実用的効果を奏するものである。
第1図は本考案の一実施例を示す分解斜視図、
第2図は同実施例のブロツク線図である。 図面中、1はプリント基板(絶縁基板)、2及
び3は第1及び第2の取付孔、4は導体パター
ン、5は直流電源、6はCPU(電子回路)、7乃
至9は導体パターン、10は抵抗器、11はケー
ス、14及び15は取付ねじを示す。
第2図は同実施例のブロツク線図である。 図面中、1はプリント基板(絶縁基板)、2及
び3は第1及び第2の取付孔、4は導体パター
ン、5は直流電源、6はCPU(電子回路)、7乃
至9は導体パターン、10は抵抗器、11はケー
ス、14及び15は取付ねじを示す。
Claims (1)
- 多数の導体パターンが形成されているとともに
複数個の取付孔を有しこれらの取付孔の内の一つ
たる第1の取付孔が導体パターンを介して直流電
源の負端子に接続された絶縁基板と、この絶縁基
板の導体パターンに接続されチエツク端子が導体
パターンを介して前記複数個の取付孔の内の他の
一つたる第2の取付孔に接続された電子回路と、
この電子回路のチエツク端子と前記直流電源の正
端子との間に接続された抵抗器と、前記絶縁基板
が前記複数個の取付孔を介して取付ねじにより取
付けられる金属製のケースとを具備してなる電子
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18925682U JPS5992869U (ja) | 1982-12-15 | 1982-12-15 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18925682U JPS5992869U (ja) | 1982-12-15 | 1982-12-15 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992869U JPS5992869U (ja) | 1984-06-23 |
| JPS6222854Y2 true JPS6222854Y2 (ja) | 1987-06-10 |
Family
ID=30408082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18925682U Granted JPS5992869U (ja) | 1982-12-15 | 1982-12-15 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992869U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI818976B (zh) * | 2019-04-12 | 2023-10-21 | 博計電子股份有限公司 | 低壓降電子負載連接裝置 |
-
1982
- 1982-12-15 JP JP18925682U patent/JPS5992869U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5992869U (ja) | 1984-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222854Y2 (ja) | ||
| CN100578870C (zh) | 具有插座固定机构的电子装置 | |
| JPH0720940Y2 (ja) | 電力型電子回路装置 | |
| JPH051112Y2 (ja) | ||
| JPH0236310Y2 (ja) | ||
| JPH021371B2 (ja) | ||
| JPS645877Y2 (ja) | ||
| JPH0132295Y2 (ja) | ||
| JPS5841724Y2 (ja) | 電気機器の外部接続端子装置 | |
| JPH04137376A (ja) | Icソケット | |
| JP2976469B2 (ja) | 電子装置の検査方法 | |
| JPS5931261U (ja) | サポ−ト端子とプリント基板との接続構造 | |
| JPS5818231Y2 (ja) | プリント基板の端子台取付装置 | |
| JPS5846537Y2 (ja) | 接続装置 | |
| JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 | |
| JPH0347351Y2 (ja) | ||
| JPS6011462U (ja) | 電子部品の実装構造 | |
| JPS5849474U (ja) | 電気回路部品の取付構造 | |
| JPH0467584A (ja) | 基板実装用コネクタ | |
| JPH0451776U (ja) | ||
| JPS6246069B2 (ja) | ||
| JPH04314317A (ja) | 電気部品 | |
| JPS59135628U (ja) | ブロツク化した電気回路用チツプ部品 | |
| JPH0634279U (ja) | 回路基板装置 | |
| JPS6413762U (ja) |