JPS62245330A - メモリアクセス方式 - Google Patents
メモリアクセス方式Info
- Publication number
- JPS62245330A JPS62245330A JP8898686A JP8898686A JPS62245330A JP S62245330 A JPS62245330 A JP S62245330A JP 8898686 A JP8898686 A JP 8898686A JP 8898686 A JP8898686 A JP 8898686A JP S62245330 A JPS62245330 A JP S62245330A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- magnetic disk
- address
- address space
- allocated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はメモリアクレス方式に関し、特に=1ンピュー
クの二次記憶システムのメモリアクセス方式に関するも
のである。
クの二次記憶システムのメモリアクセス方式に関するも
のである。
側1亘韮
コンビ1−夕の二次記憶システムの1つとして、IC(
集積回路)メモリ内蔵型の磁気ディスク記憶装置があり
、これは磁気ディスクの低速アクセスという欠点を補う
ために高速のICメモリを内蔵するものである。この場
合、磁気ディスクとICメモリディスクとは独立した別
装置として扱われている。すなわち、これ等磁気ディス
クとICメモリディスクとを制御する装置制御プログラ
ムは、上位装置からのコマンド(装置番号、動作種別、
装置内アドレス、転送バイト数、上位装置内メモリアド
レスを含むものとする)のうち装置番号でもって磁気デ
ィスクかICメモリディスクかの識別を行っている。
集積回路)メモリ内蔵型の磁気ディスク記憶装置があり
、これは磁気ディスクの低速アクセスという欠点を補う
ために高速のICメモリを内蔵するものである。この場
合、磁気ディスクとICメモリディスクとは独立した別
装置として扱われている。すなわち、これ等磁気ディス
クとICメモリディスクとを制御する装置制御プログラ
ムは、上位装置からのコマンド(装置番号、動作種別、
装置内アドレス、転送バイト数、上位装置内メモリアド
レスを含むものとする)のうち装置番号でもって磁気デ
ィスクかICメモリディスクかの識別を行っている。
かかる従来のICメモリ内蔵型磁気ディスク装置では、
磁気ディスクどICメモリディスクとが独立の装置とし
て扱われているので、ICメモリディスクを利用するた
めにそれ専用のソフトウェアを必要とするという欠点が
ある。例えば、ICメモリディスクは磁気デ、fスクの
容量に比べて極端に容量が小である(100分の1程度
)ので、磁気ディスクとは異なるファイル構造が必要と
なり、専用のI10ドライバが必要となる等の欠点を右
している。
磁気ディスクどICメモリディスクとが独立の装置とし
て扱われているので、ICメモリディスクを利用するた
めにそれ専用のソフトウェアを必要とするという欠点が
ある。例えば、ICメモリディスクは磁気デ、fスクの
容量に比べて極端に容量が小である(100分の1程度
)ので、磁気ディスクとは異なるファイル構造が必要と
なり、専用のI10ドライバが必要となる等の欠点を右
している。
発明の目的
本発明は上記従来のもの欠点を除去すべくなされたもの
であって、その目的とするところは、ICメモリディス
ク専用のソフトウェアを特別に設けることなく高速性を
右づるICメモリディスクを内蔵した磁気ディスク装置
のメモリアクセス方式を提供することにある。
であって、その目的とするところは、ICメモリディス
ク専用のソフトウェアを特別に設けることなく高速性を
右づるICメモリディスクを内蔵した磁気ディスク装置
のメモリアクセス方式を提供することにある。
発明の構成
本発明によれば、磁気ディスクメモリと集積回路メモリ
とを有する二次記憶システムにおけるメモリアクセス方
式であって、前記磁気ディスクメモリのアドレス空間と
重複しないアドレス空間を前記集積回路メモリに割当て
ておぎ、上位装置からのコマンドにおけるアドレスが前
記磁気ディスクメモリ及び前記集積回路メモリのいずれ
のアドレス空間に相当するかを判別するアドレス判別手
段を設け、このアドレス判別結果に応じて対応するメモ
リのアクセスを行うようにしたことを特徴とするメモリ
アクセス方式が得られる。
とを有する二次記憶システムにおけるメモリアクセス方
式であって、前記磁気ディスクメモリのアドレス空間と
重複しないアドレス空間を前記集積回路メモリに割当て
ておぎ、上位装置からのコマンドにおけるアドレスが前
記磁気ディスクメモリ及び前記集積回路メモリのいずれ
のアドレス空間に相当するかを判別するアドレス判別手
段を設け、このアドレス判別結果に応じて対応するメモ
リのアクセスを行うようにしたことを特徴とするメモリ
アクセス方式が得られる。
友11
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例のブロック図であり、磁気ディ
スク1は回転磁気ディスクによる通常の磁気ディスクメ
モリであり、例えば100メガバイトの記憶容量と30
ミリ秒の平均アクセス速度を有するものとする。磁気デ
ィスクコントローラ2はCPLI (プロセッサ)6か
らの指示により磁気ディスク1の動作を制御するための
ものである。
スク1は回転磁気ディスクによる通常の磁気ディスクメ
モリであり、例えば100メガバイトの記憶容量と30
ミリ秒の平均アクセス速度を有するものとする。磁気デ
ィスクコントローラ2はCPLI (プロセッサ)6か
らの指示により磁気ディスク1の動作を制御するための
ものである。
通常はLSI(大規模集積回路)化された専用コントロ
ーラが用いられる。
ーラが用いられる。
ICメモリ3は通常の半導体メモリであり、例えば1メ
ガバイトの記憶古漬と1マイクロ秒のアクセス速度を右
するしのとする。バッテリ4は充電可能なバッテリであ
り、電源断時においてICメモリ3の記憶内容を保持す
るものである。
ガバイトの記憶古漬と1マイクロ秒のアクセス速度を右
するしのとする。バッテリ4は充電可能なバッテリであ
り、電源断時においてICメモリ3の記憶内容を保持す
るものである。
インタフェース回路5は上位装置(図示Uず)からのコ
マンドや転送データを保持したり、外部バス9と内部バ
ス8とのタイミングの調整を行うものである。CPtJ
6は制御プログラム7の制御手順に従って本磁気ディス
ク装冒全体を制御するものであり、制御プログラム7の
概要フローチャートが第2図に示されている。
マンドや転送データを保持したり、外部バス9と内部バ
ス8とのタイミングの調整を行うものである。CPtJ
6は制御プログラム7の制御手順に従って本磁気ディス
ク装冒全体を制御するものであり、制御プログラム7の
概要フローチャートが第2図に示されている。
磁気ディスク1とICメモリ3とは同一装置番号が付与
されてJ3す、この同一装置内アドレス空間において、
磁気ディスク1のメモリアドレス空間とICメモリ3の
アドレス空間とはnいに重複しない様にこれ等両メモリ
のアドレスが予め割当てられている。本実施例では、例
えば装置内アドレス空間のうちアドレスiからjまでを
ICメモリ3のアドレス空間として割当て、他を磁気デ
ィスク1のアドレス空間に割当てるものとする。
されてJ3す、この同一装置内アドレス空間において、
磁気ディスク1のメモリアドレス空間とICメモリ3の
アドレス空間とはnいに重複しない様にこれ等両メモリ
のアドレスが予め割当てられている。本実施例では、例
えば装置内アドレス空間のうちアドレスiからjまでを
ICメモリ3のアドレス空間として割当て、他を磁気デ
ィスク1のアドレス空間に割当てるものとする。
第2図のフ【]−]サヤ−1を参照しつつ第1図の実施
例の+h作を説明する。ステップ21にJ3いて−1−
位装置からのコマンドチェックが行われ、当課磁気ディ
スク装置に対する:1マントが存在すれぼステップ22
においてそれが判別される。ステップ23において、当
該コマンドのうち装置内アドレスがi−jの範囲にある
か否かがプログラム7にて判定され、その範囲内であれ
ば、このコマンドはICメモリ3へのアクセスであるの
で、ステップ24にてICメモリ3へのアクセス処理が
行われる。1〜jの範囲外であれば磁気ディスク1への
アクセスであるので、ステップ25にて磁気ディスク1
へのメモリアクセス処理が行われるのである。
例の+h作を説明する。ステップ21にJ3いて−1−
位装置からのコマンドチェックが行われ、当課磁気ディ
スク装置に対する:1マントが存在すれぼステップ22
においてそれが判別される。ステップ23において、当
該コマンドのうち装置内アドレスがi−jの範囲にある
か否かがプログラム7にて判定され、その範囲内であれ
ば、このコマンドはICメモリ3へのアクセスであるの
で、ステップ24にてICメモリ3へのアクセス処理が
行われる。1〜jの範囲外であれば磁気ディスク1への
アクセスであるので、ステップ25にて磁気ディスク1
へのメモリアクセス処理が行われるのである。
発明の効果
叙上の如く、本発明によれば、磁気ディスクメモリとI
Cメモリとを同一装置とみなして、これ等メモリに対し
てアドレスが互いに重複しない様に予め同一装置内アド
レス空間において互いのアドレスを定めておくことによ
り、上位装置からは磁気ディスクアドレス空間の特定範
囲(i−j)を高速アクセス処理可能となるという効果
がある。
Cメモリとを同一装置とみなして、これ等メモリに対し
てアドレスが互いに重複しない様に予め同一装置内アド
レス空間において互いのアドレスを定めておくことによ
り、上位装置からは磁気ディスクアドレス空間の特定範
囲(i−j)を高速アクセス処理可能となるという効果
がある。
第1図は本発明の実施例のブロック図、第2図は第1図
のブロックの動作フロー図である。 主要部分の符号の説明 1・・・・・・磁気ディスク 3・・・・・・ICメモリ 6・・・・・・CPU 7・・・・・・制御プログラム
のブロックの動作フロー図である。 主要部分の符号の説明 1・・・・・・磁気ディスク 3・・・・・・ICメモリ 6・・・・・・CPU 7・・・・・・制御プログラム
Claims (1)
- 磁気ディスクメモリと集積回路メモリとを有する二次記
憶システムにおけるメモリアクセス方式であって、前記
磁気ディスクメモリのアドレス空間と重複しないアドレ
ス空間を前記集積回路メモリに割当てておき、上位装置
からのコマンドにおけるアドレスが前記磁気ディスクメ
モリ及び前記集積回路メモリのいずれのアドレス空間に
相当するかを判別するアドレス判別手段を設け、このア
ドレス判別結果に応じて対応するメモリのアクセスを行
うようにしたことを特徴とするメモリアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8898686A JPS62245330A (ja) | 1986-04-17 | 1986-04-17 | メモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8898686A JPS62245330A (ja) | 1986-04-17 | 1986-04-17 | メモリアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245330A true JPS62245330A (ja) | 1987-10-26 |
Family
ID=13958122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8898686A Pending JPS62245330A (ja) | 1986-04-17 | 1986-04-17 | メモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245330A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757359A (en) * | 1980-09-25 | 1982-04-06 | Nec Corp | Magnetic disk device |
| JPS5897760A (ja) * | 1981-12-07 | 1983-06-10 | Nec Corp | 磁気デイスク装置 |
-
1986
- 1986-04-17 JP JP8898686A patent/JPS62245330A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757359A (en) * | 1980-09-25 | 1982-04-06 | Nec Corp | Magnetic disk device |
| JPS5897760A (ja) * | 1981-12-07 | 1983-06-10 | Nec Corp | 磁気デイスク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5749093A (en) | Enhanced information processing system using cache memory indication during DMA accessing | |
| JPH0719426B2 (ja) | デイスク制御装置 | |
| JPS62245330A (ja) | メモリアクセス方式 | |
| JPH01169557A (ja) | 記憶制御装置 | |
| JPS5848289A (ja) | バツフアメモリ制御方式 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPH05233834A (ja) | シングルチップマイクロコンピュータ | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPH0239256A (ja) | メモリシステム | |
| JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
| JPS58178465A (ja) | マルチ・プロセサ・システムにおけるアドレス変換方式 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS6174040A (ja) | アドレス拡張方法 | |
| JPH03113548A (ja) | 拡張メモリ制御装置 | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPH0378052A (ja) | 仮想記憶管理方式 | |
| JPS59231665A (ja) | デイスク制御装置 | |
| JPH03158923A (ja) | メモリ制御装置 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPH01169555A (ja) | 仮想外部記憶装置 | |
| JPH03220645A (ja) | 情報処理装置 | |
| JPS63307557A (ja) | デ−タ処理装置 | |
| JPH01263974A (ja) | 磁気デイスク装置 | |
| JPS6385958A (ja) | システム制御方式 | |
| JPS63143658A (ja) | メモリ制御方式 |