JPS62246091A - 表示図形録画装置 - Google Patents
表示図形録画装置Info
- Publication number
- JPS62246091A JPS62246091A JP61090716A JP9071686A JPS62246091A JP S62246091 A JPS62246091 A JP S62246091A JP 61090716 A JP61090716 A JP 61090716A JP 9071686 A JP9071686 A JP 9071686A JP S62246091 A JPS62246091 A JP S62246091A
- Authority
- JP
- Japan
- Prior art keywords
- display
- output
- signal
- operation mode
- frame buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表示図形の録画装置に関する。
従来、この種の装置は、第２図に示すようなブロック図
で構成され以下に説明するような方式をとってい比。図
形表示装置２０１は図形表示データを生成し、Ｒ，、Ｇ
、Ｂ方式のビデオ信号を出力するものであり、ＣＲＴ表
示部１０９はＲ，Ｇ、Ｂ方式のビデオ信号を入力として
ブラウン管上に画面表示するものである。ＮＴＳＣ変換
部２０３は几、Ｇ、Ｂ方式のビデオ信号をＮＴＳＣ信号
に変換するものであり、ＶＴＲ１１６は、とデオ・テー
プ・レコーダである。即ち、ＣＲＴ表示部１０９に供給
するＲ９Ｇ、Ｂ方式のビデオ信号をＮＴＳＣ信号に変換
してビデオ争テープ・レコーダに供給することによって
表示図形のコビイを収録していた。
で構成され以下に説明するような方式をとってい比。図
形表示装置２０１は図形表示データを生成し、Ｒ，、Ｇ
、Ｂ方式のビデオ信号を出力するものであり、ＣＲＴ表
示部１０９はＲ，Ｇ、Ｂ方式のビデオ信号を入力として
ブラウン管上に画面表示するものである。ＮＴＳＣ変換
部２０３は几、Ｇ、Ｂ方式のビデオ信号をＮＴＳＣ信号
に変換するものであり、ＶＴＲ１１６は、とデオ・テー
プ・レコーダである。即ち、ＣＲＴ表示部１０９に供給
するＲ９Ｇ、Ｂ方式のビデオ信号をＮＴＳＣ信号に変換
してビデオ争テープ・レコーダに供給することによって
表示図形のコビイを収録していた。
上述した従来の技術では、几、Ｇ、Ｂ方式のアナログ・
ビデオ信号を一旦ディジタル信号に変換しｔ後バッファ
し、その後再度アナログ−ビデオ信号に変換し、ＮＴＳ
Ｃ信号を生成するという方式を採っている為、多量のメ
モリ、Ａ／Ｄコンバータ。
ビデオ信号を一旦ディジタル信号に変換しｔ後バッファ
し、その後再度アナログ−ビデオ信号に変換し、ＮＴＳ
Ｃ信号を生成するという方式を採っている為、多量のメ
モリ、Ａ／Ｄコンバータ。
Ｄ／Ａコンバータ等、多量の・・−ドウエアを要し、非
常に高価なものになるという欠点がある。
常に高価なものになるという欠点がある。
本発明の目的は、Ｒ，Ｇ、Ｂ方式の図形表示装置で使用
し九回路を利用することにより、少量のハードウェアで
安価にＶＴＲ，録画のできる表示図形録画装置を提供す
ることにある。
し九回路を利用することにより、少量のハードウェアで
安価にＶＴＲ，録画のできる表示図形録画装置を提供す
ることにある。
本発明の表示図形録画装置の構成は各ブレーンを１ビッ
トに対応ずけるカラー・コードの形式で表示画素情報を
格納する複数ブレーン構成の７レーム拳バツフアド、こ
のフレーム拳バッファカラの絖出し出力を一時格納する
テレビの表示分解能以上の容量を有する記憶手段と、こ
の記憶手段の出力をアドレス情報として色階調データを
出力するルック・アップ壷テーブルと、このルックｅア
ップ・テーブルが出力するディジタル色階調データをア
ナログ−ビデオ信号に変換するＤ／Ａコンバータと、前
記記憶手段の読出しを制御するとともに表示同期信号を
発生する表示同期手段と、前記Ｄ／Ａコンバータが出力
するＲ、Ｇ、Ｂ方式のアナログ・ビデオ信号及び前記表
示同期手段が出力する表示同期信号からビデオ・テープ
レコーダへの出力信号を生成するＮＴＳＣ信号生成手段
と、動作モードをテレビの表示分解能の範囲で前記表示
同期手段が動作するモードに設定する動作モード設定手
段とを含むことを特徴とする。
トに対応ずけるカラー・コードの形式で表示画素情報を
格納する複数ブレーン構成の７レーム拳バツフアド、こ
のフレーム拳バッファカラの絖出し出力を一時格納する
テレビの表示分解能以上の容量を有する記憶手段と、こ
の記憶手段の出力をアドレス情報として色階調データを
出力するルック・アップ壷テーブルと、このルックｅア
ップ・テーブルが出力するディジタル色階調データをア
ナログ−ビデオ信号に変換するＤ／Ａコンバータと、前
記記憶手段の読出しを制御するとともに表示同期信号を
発生する表示同期手段と、前記Ｄ／Ａコンバータが出力
するＲ、Ｇ、Ｂ方式のアナログ・ビデオ信号及び前記表
示同期手段が出力する表示同期信号からビデオ・テープ
レコーダへの出力信号を生成するＮＴＳＣ信号生成手段
と、動作モードをテレビの表示分解能の範囲で前記表示
同期手段が動作するモードに設定する動作モード設定手
段とを含むことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を含む表示図形録画装置のブ
ロック図である。マイクロプロセッサ１０１はプログラ
ムの実行部であり、メモリ１０２はプログラム及びデー
タの格納部であり、インタフェース制御部１０３は上位
装置とのインタフェースを制御する部分である。即ち、
マイクロプロセッサ１０１はプログラムを実行すること
によって、上位装置からの図形表示命令を解釈し、表示
情報を画素パターンに展開し、フレーム・バッファ１０
５に格納スル。フレーム・バッファ１０５ハ各フレーン
ヲ１ビットに対応ずけるカラー・；−ドの形式で表示画
素情報を格納する複数ブレーン構成のメモリである。即
ち、Ｍ画素×Ｎラインの表示分解能で同時表現色２ 色
の表示性能を実現する為には少くともＭｘＮドツト／ブ
レーンでブレーン数Ｐのフレーム・バッファを構成する
必要がある。ドツト・シフタ１０６はフレーム・バッフ
ァ１０５かう読み出される表示画素情報を画素シリアル
な情報に変換する部分であり、ルック・アップ・テーブ
ル１０７はドツト・シフタ１０６の出力をアドレス情報
として色階調データを出力する書き替え可能なメモリで
ある。即ち、ルック・アップ・テーブル１０７は２Ｐ（
）’ニフレーム拳バッファ・ブレーン数）のエントリを
持つテーブルである。Ｄ／Ａコンバータ１０８はディジ
タルな色階調データをアナログ−ビデオ信号に変換する
部分である。表示同期回路１０４はフレーム・バッファ
１０５の読み出しを制御するとともにＣＲＴ表示の為の
同期信号を発生する部分であり、ＣＲＴ表示部１０９は
表示同期回路１０４から提供される同期信号によって偏
向制御Ｌ％ Ｄ／Ａコンバータ１０８から提供されるア
ナログ・ビデオ信号をブラウン管上に画面表示する部分
である。記憶手段としてのコビイ・バッファ１１０はフ
レーム会バッファ１０５から読み出される表示画素情報
をＶＴＲ，：ｙビイの為にバッファするメモリであり、
フレームφバッファ１０５と同数のブレーンを有し、ブ
レーン当りのドツト構成は民生用テレビの表示分解能に
対応している。ドツト・シフタ１１２はコビイバッ７ア
１１０から読み出される表示画素情報を画素シリアルな
情報に変換する部分であり、ルック・アップ俸テーブル
１１３はドツト・シフタ１１２の出力をアドレス情報と
して色階調データを出力する２ （Ｐ：コビイ・バッフ
ァ・ブレーン数）エントリイを持つ書き替え可能なテー
ブルφメモリである。Ｄ／Ａコンバータ１１４はディジ
タル色階調データをアナログビデオ信号に変換する部分
である。表示同期手段としての表示同期回路１１１はコ
ビイ・バッファ１１０の読み出しを制御するとともに同
期信号を発生する部分である。ＮＴ８Ｃ信号生成手段と
してのＮＴＳＣドライバ１１５はＤ／Ａコンバータ１１
４から提供されるＲ、Ｇ、Ｂ方式のビデオ信号と表示同
期回路１１１から提供される同期信号よｆｉ 、ＮＴＳ
Ｃ信号を生成する部分である。ＶＴＲ１１６はＮＴＳＣ
信号を入力として画面表示情報を録画する部分であり、
録画された情報は民生用テレビによって再生可能である
。動作モード設定手段としてのモード・レジスタ１１７
は動作モードを設定するレジスタであり、本レジスタへ
の設定によって、クロック発生回路１１８の発生するド
ツトφクロックの周期が選択され、又ＶＴＲコビイの動
作が制御される。クロック発生回路１１８は１画素表示
時間を周期とするドツトφクロックを発生する部分であ
シ、本タロツクによって本装置の動作タイミングが規定
される。
ロック図である。マイクロプロセッサ１０１はプログラ
ムの実行部であり、メモリ１０２はプログラム及びデー
タの格納部であり、インタフェース制御部１０３は上位
装置とのインタフェースを制御する部分である。即ち、
マイクロプロセッサ１０１はプログラムを実行すること
によって、上位装置からの図形表示命令を解釈し、表示
情報を画素パターンに展開し、フレーム・バッファ１０
５に格納スル。フレーム・バッファ１０５ハ各フレーン
ヲ１ビットに対応ずけるカラー・；−ドの形式で表示画
素情報を格納する複数ブレーン構成のメモリである。即
ち、Ｍ画素×Ｎラインの表示分解能で同時表現色２ 色
の表示性能を実現する為には少くともＭｘＮドツト／ブ
レーンでブレーン数Ｐのフレーム・バッファを構成する
必要がある。ドツト・シフタ１０６はフレーム・バッフ
ァ１０５かう読み出される表示画素情報を画素シリアル
な情報に変換する部分であり、ルック・アップ・テーブ
ル１０７はドツト・シフタ１０６の出力をアドレス情報
として色階調データを出力する書き替え可能なメモリで
ある。即ち、ルック・アップ・テーブル１０７は２Ｐ（
）’ニフレーム拳バッファ・ブレーン数）のエントリを
持つテーブルである。Ｄ／Ａコンバータ１０８はディジ
タルな色階調データをアナログ−ビデオ信号に変換する
部分である。表示同期回路１０４はフレーム・バッファ
１０５の読み出しを制御するとともにＣＲＴ表示の為の
同期信号を発生する部分であり、ＣＲＴ表示部１０９は
表示同期回路１０４から提供される同期信号によって偏
向制御Ｌ％ Ｄ／Ａコンバータ１０８から提供されるア
ナログ・ビデオ信号をブラウン管上に画面表示する部分
である。記憶手段としてのコビイ・バッファ１１０はフ
レーム会バッファ１０５から読み出される表示画素情報
をＶＴＲ，：ｙビイの為にバッファするメモリであり、
フレームφバッファ１０５と同数のブレーンを有し、ブ
レーン当りのドツト構成は民生用テレビの表示分解能に
対応している。ドツト・シフタ１１２はコビイバッ７ア
１１０から読み出される表示画素情報を画素シリアルな
情報に変換する部分であり、ルック・アップ俸テーブル
１１３はドツト・シフタ１１２の出力をアドレス情報と
して色階調データを出力する２ （Ｐ：コビイ・バッフ
ァ・ブレーン数）エントリイを持つ書き替え可能なテー
ブルφメモリである。Ｄ／Ａコンバータ１１４はディジ
タル色階調データをアナログビデオ信号に変換する部分
である。表示同期手段としての表示同期回路１１１はコ
ビイ・バッファ１１０の読み出しを制御するとともに同
期信号を発生する部分である。ＮＴ８Ｃ信号生成手段と
してのＮＴＳＣドライバ１１５はＤ／Ａコンバータ１１
４から提供されるＲ、Ｇ、Ｂ方式のビデオ信号と表示同
期回路１１１から提供される同期信号よｆｉ 、ＮＴＳ
Ｃ信号を生成する部分である。ＶＴＲ１１６はＮＴＳＣ
信号を入力として画面表示情報を録画する部分であり、
録画された情報は民生用テレビによって再生可能である
。動作モード設定手段としてのモード・レジスタ１１７
は動作モードを設定するレジスタであり、本レジスタへ
の設定によって、クロック発生回路１１８の発生するド
ツトφクロックの周期が選択され、又ＶＴＲコビイの動
作が制御される。クロック発生回路１１８は１画素表示
時間を周期とするドツトφクロックを発生する部分であ
シ、本タロツクによって本装置の動作タイミングが規定
される。
次に、ＣＲＴ表示部１０９の表示分解能を１２８０ｘ１
０２４、民生用テレビの表示分解能を６４０×５１２と
してＶＴＲコビイの動作を説明する。モードφレジスタ
１１７Ｋ ”高解像度モードを設定すると、ＶＴＲコビ
イ動作は行われず図形表示装置は表示分解能１２８０Ｘ
１０２４ドツトで動作する。
０２４、民生用テレビの表示分解能を６４０×５１２と
してＶＴＲコビイの動作を説明する。モードφレジスタ
１１７Ｋ ”高解像度モードを設定すると、ＶＴＲコビ
イ動作は行われず図形表示装置は表示分解能１２８０Ｘ
１０２４ドツトで動作する。
このモードでのドツト・クロックの周波数をＦとする。
一方、モード・レジスタ１１７に’ＶＴＲコビイ・モー
ドを設定すると、表示分解能６４０×５１２でＶＴＲ，
コビイ動作が実行され、図形表示装置は表示分解能６４
０Ｘ５１２で動作する。このモードでのドツト・クロッ
クの周波数は壬１／２である。
ドを設定すると、表示分解能６４０×５１２でＶＴＲ，
コビイ動作が実行され、図形表示装置は表示分解能６４
０Ｘ５１２で動作する。このモードでのドツト・クロッ
クの周波数は壬１／２である。
以上説明したように本発明は、高表示分解能を有する図
形表示装置をテレビジョンの表示分解能に合わせて動作
させる手段と、フレーム・バッファからの読み出し出力
を一旦バッファし、ＮＴＳＣ信号を生成する手段とを具
備することＫよって、図形表示装置の画面表示情報のビ
デオ書テープレコーダへのリアル−タイムな録画が少量
のハードウェアで実現できるとｂう効果がある。
形表示装置をテレビジョンの表示分解能に合わせて動作
させる手段と、フレーム・バッファからの読み出し出力
を一旦バッファし、ＮＴＳＣ信号を生成する手段とを具
備することＫよって、図形表示装置の画面表示情報のビ
デオ書テープレコーダへのリアル−タイムな録画が少量
のハードウェアで実現できるとｂう効果がある。
第１図は本発明の一実施例を含む表示図形録画装置のブ
ロック図、第２図は従来の表示図形録画装置の一例のブ
ロック図である。 １０１・・・・・・マイクロ・プロセッサ、１０２・・
・・・・メモリ、１０３・・・・・・インタフェース制
御部、１０４ 。 １１１・・・・・・表示同期回路、１０５・・・・・・
フレーム・バッファ、１０６，１１２・・・・・・ドツ
ト拳シフタ、１０７゜１１３・・・・・・ルック・アッ
プ・テーブル、 １０８．１１４・・・・・・Ｄ／Ａコ
ンバータ、１０９・・・・・・ＣＲＴ表示部、１１０・
・・・・・コビイ拳バッファ、１１５・旧、−ＮＴ８Ｃ
）’ライバ、１１６，２０４・・・・・・ＶＴＲ，１１
７・・・・・・モード・レジスタ、１１８・・・・・・
クロック発生回路、２０１・・・・・・図形表示装置、
２０３・・・・・・ＮＴＳＣ変換部。
ロック図、第２図は従来の表示図形録画装置の一例のブ
ロック図である。 １０１・・・・・・マイクロ・プロセッサ、１０２・・
・・・・メモリ、１０３・・・・・・インタフェース制
御部、１０４ 。 １１１・・・・・・表示同期回路、１０５・・・・・・
フレーム・バッファ、１０６，１１２・・・・・・ドツ
ト拳シフタ、１０７゜１１３・・・・・・ルック・アッ
プ・テーブル、 １０８．１１４・・・・・・Ｄ／Ａコ
ンバータ、１０９・・・・・・ＣＲＴ表示部、１１０・
・・・・・コビイ拳バッファ、１１５・旧、−ＮＴ８Ｃ
）’ライバ、１１６，２０４・・・・・・ＶＴＲ，１１
７・・・・・・モード・レジスタ、１１８・・・・・・
クロック発生回路、２０１・・・・・・図形表示装置、
２０３・・・・・・ＮＴＳＣ変換部。
Claims (1)
- 各ブレーンを１ビットに対応ずけるカラー・コードの形
式で表示画素情報を格納する複数ブレーン構成のフレー
ム・バッファと、このフレーム・バッファからの読出し
出力を一時格納するテレビの表示分解能以上の容量を有
する記憶手段と、この記憶手段の出力をアドレス情報と
して色階調データを出力するルック・アップ・テーブル
と、このルック・アップ・テーブルが出力するディジタ
ル色階調データをアナログ・ビデオ信号に変換するＤ／
Ａコンバータと、前記記憶手段の読出しを制御するとと
もに、表示同期信号を発生する表示同期手段と、前記Ｄ
／Ａコンバータが出力するＲ、Ｇ、Ｂ方式のアナログ・
ビデオ信号及び前記表示同期手段が出力する表示同期信
号からビデオ・テープレコーダへの出力信号を生成する
ＮＴＳＣ信号生成手段と、動作モードをテレビの表示分
解能の範囲で前記表示同期手段が動作するモードに設定
する動作モード設定手段とを含むことを特徴とする表示
図形録画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61090716A JPS62246091A (ja) | 1986-04-18 | 1986-04-18 | 表示図形録画装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61090716A JPS62246091A (ja) | 1986-04-18 | 1986-04-18 | 表示図形録画装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62246091A true JPS62246091A (ja) | 1987-10-27 |
Family
ID=14006262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61090716A Pending JPS62246091A (ja) | 1986-04-18 | 1986-04-18 | 表示図形録画装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62246091A (ja) |
-
1986
- 1986-04-18 JP JP61090716A patent/JPS62246091A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650186B2 (ja) | 静止画映像信号処理装置 | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JPS62246091A (ja) | 表示図形録画装置 | |
| JP3727631B2 (ja) | マトリクスディスプレイの制御装置 | |
| JPH02312380A (ja) | 表示装置 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP2556561B2 (ja) | 記録画像表示装置 | |
| JP2882477B2 (ja) | 画像処理装置 | |
| JPH04336595A (ja) | 図形表示装置 | |
| JPS63178294A (ja) | 図形表示装置 | |
| JPH0358290A (ja) | 図形表示装置 | |
| JPS6050590A (ja) | カラ−ハ−ドコピ−用色変換方式 | |
| JPH01161526A (ja) | フレームメモリ制御方法 | |
| JPH04336598A (ja) | 図形表示装置 | |
| JPS6172331A (ja) | 画像デ−タ読出回路 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPS5917587A (ja) | Ｃｒｔ表示装置の制御方式 | |
| JPH044688A (ja) | ビデオプリンタ | |
| JPH0887247A (ja) | 画像表示装置 | |
| JPS6210692A (ja) | 映像信号生成回路 | |
| JPS61128323A (ja) | グラフイツクデイスプレイ装置 | |
| JPS6030286A (ja) | 表示回路 | |
| JPS63146095A (ja) | 文字表示装置 | |
| JPS63127287A (ja) | カ−ソル表示方式 | |
| JPS61200587A (ja) | Ｃｒｔデイスプレイの線画画像表示切換制御方式 |