JPS62268271A - 符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の目的） （産業上の利用分野） 本発明は高速処理が可能な符号化回路に閉覆るものであ
る。

（従来の技術） 従来、ファクシミリ装置等に用いられる符号化回路では
例えば［ディファイドリード（ＭＲ）方式の場合以下の
ように旬月化が行われていた。

即ちラインメモリに蓄積された画像データが１ライン分
以上になるとページの先頭から読出され符号化が行われ
る。１ライン分のｆ゛−夕の処理が終了するとラインメ
モリから２ライン目の画像データと参照ゲータとなる前
ラインの画像データが読出され２次元符号化が行われる
。この２次元符号化では前ラインの画像データを参照し
て処理づべきラインの画像ｊ−夕の変化点リ−なりも白
から黒又は黒から白に切換わる点を検出しそのパターン
を認識し、ぞれに対応Ｊる符号ゲータを生成する。

以下同様にして３ラインＩ］／ｌライン目の画像データ
の符号化が行われる。

（発明が解決しＪ、うとザる問題点） しかしながらこのような符号化回路では符号化速度を向
上させようとづるどライシン−［りからの画像データの
読出し、その画像データの変化員処理および符号発（ｌ
の各動作速ｍを高速化させる必要がありシステムク［１
ツクの高速化を泪らなければ対処できないという問題点
があった。

本発明は前記問題」ｊｊに兎みてなされたものでその目
的とするどこ；５４ま高速なシスツムクロックを用いる
ことなく高速処理の行える符号化回路を提供ザることに
ある。

（発明の構成） （問題点を解決するための手段） 前記目的を達成するために本発明は画像データを複数ラ
イン分記憶する記憶手段と、前記記憶手段に記憶された
画像データを読出し順次符号化処理する複数系列の符号
化処理部とを具備覆ることを特徴とする。

（作用） 記憶手段に記憶された画像データは複数の系列符号化処
理部により並列的に処理されるので高速な処理を行うこ
とができる。

（実施例） 以下図面に基づいて本発明の実施例を詳細に説明する。

第１図は本発明の第１実施例に係る符号化回路の回路図
である。ラインメモリ１にはアドレス制御部２から送ら
れるメモリアドレスに従って画像データが書込まれる。

またアドレス制御部２から発せられるメモリアドレスに
従ってラインメモリ１に記憶されれていた画像メモリの
読出しが行われる。ラインメモリ１から読出された画像
データは２系統に分割される。変化前処」１１部３゜４
はラインメモリ１Ｊ、り続出した画像データ中の変化点
を検出しイのパターンを認識する。符Ｖ５〈１成部５，
６は変化点処理部３，４によって認識されたパターン情
報から対応する７１号データを生成する。符号バッフ７
−７．８は符号生成部５，６により生成された符号デー
タを蓄積する。符号化処理制御部９，１０は読出し専用
メ［す（ＲＯＭ＞シーケンサからなり変化点処理部３，
４、符号生成部５，６、符号バッファ７．８を制御して
画像データの読出しから符号データの蓄積まで・の制御
を行う。セレクタ１１は符号バッファ７．８のいずれか
一方を選択してそれに蓄積されている符号ブ゛−タを出
力させる。符号出力インタフェイス部１６は外部通信制
御側とのインターフェイスをはかる。

尚変化点処理部３、符号生成部５、符号バッファ７、符
号化処理制御部９によって１つの符号化処理部が構成さ
れ、変化点処理部４、符号生成部６、符号バッファ８、
符号化処理制御部１０によって別の符号化処理部が構成
される。

次に本実施例の動作について説明する。スタート状態に
おいて符号生成部５，６は１ライン毎の符号データの先
頭に付加するライン終端符号（ＥＯＩ　）を発生する。

又ＭＲ符号化方式におけるにパラメータ（本実施例では
に−２）の設定が符号化生成部５，６に対して行われる
。

ラインメモリ１に１ライン分以上の画像データが蓄積さ
れると画像データはライン先頭から変化点処理部３に転
送される。変化点処理部３においては変化点が検出され
そのパターンが認識される。

符号生成部５においては認識されたパターン情報から対
応する符号データが生成され符号バッファ７、セレクタ
１１、符号出力インターフェイス部１２を介して出力さ
れる。このようにして先頭の１ラインの画像データに対
して１次元符号化が行われる。

次にラインメモリ１から第２ライン目の画像デ一タと参
照ラインデータとしての第１ライン目のデータが読出さ
れて変化点処理部３に送られ変化点処理部３、符号化生
成部５においていわゆる２次元符号化が行われ生成され
た符号データが符号バッファ７に蓄積される。

第３ライン目の画像データがラインメモリ１に人力され
るとラインメモリ１から第３ライン目の画像データと参
照ラインとして第２ライン目の画像データが変化点処理
部４に転送され変化点処理部４および符号生成部６によ
って２次元符号化が行われ生成された符号データが符号
バッファ８に蓄積される。

セレクタ１１は符号バッファ７からの符号データの出力
が終了すると符号バッファ８に蓄積された符号データを
符号出力インターフェイス部１２に出力する。

このような動作を繰返すことによって偶数ライン目の画
像データは変化点処理部３、符号生成部５によって符号
化され符号バッフ１７に蓄えられ奇数ライン目の画像デ
ータ（第１ライン目は除く）は変化点処理部４、符号生
成部６により符号化され符号バッファ８に蓄積される。

けレクタ１１（Ｊ符号バッファ７．８を交互に選択−す
ることによって符号出力インターフェイス部１２に所定
の順序に基づいた符号データの出力を行う。

このように本実施例では個数ライン目の画像データを変
化点処理部３および符号化生成部５で符号化している際
に奇数ライン目の画像データを変化点処理部４および符
号生成部６によって符号化できるので高速な符号化を図
ることができる。

なお本実施例においては偶数ラインは変化点処理部３に
入力させ奇数ラインは変化点処理部４に入力させるもの
であったが複数ライン毎に）［］ツクを設（プてブロッ
クを交互に符号化１−ることも可能である。すなわち第
２ラインから第４ライン迄は変化点処理部３に入力させ
第５ラインから第７ライン迄は変化点処理部４に人力さ
せ第８ラインから第１０ライン迄は変化点処理部３に人
力さゼて符号データを得るようにすることもできる。

＝　７　＝ ソファ、１１・・・セレクタ 第２図は本発明の第２の実施例に係る符号化回路の回路
図であり本実施例の特徴とするところはラインメモリ１
ａ、ｌｂを設けて画像データ入力の段階で複数ラインを
ブロック化して交互にラインメモリ１ａ、ｌｂに入力す
ることにある。その他の回路は第１実施例と同様である
ので説明を省略する。本実施例にＪ、ればメモリアクセ
スをさらに効率化させることができる。

なお第１実施例９ｉ）２実施例において符号化処理を２
段以上例えば３段に分割して行うことも−（きる。

〔発明の効里］ 以上詳細に説明したように本ブを明によれば高速なシス
テムクロックを用いることなく高速処理の行える符号化
回路を提供することができる。

【図面の簡単な説明】

第１図および第２図はボッと明の第１および第２実施例
に係る符号化回路の回路図である。

Claims (1)

1. 【特許請求の範囲】 画像データを複数ライン分記憶する記憶手段と、 前記記憶手段に記憶された画像データを読出し順次符号
   化処理する複数系列の符号化処理部とを具備することを
   特徴とする符号化回路。