JPS62272379A - 配線パタ−ン検査装置 - Google Patents

配線パタ−ン検査装置

Info

Publication number
JPS62272379A
JPS62272379A JP61114545A JP11454586A JPS62272379A JP S62272379 A JPS62272379 A JP S62272379A JP 61114545 A JP61114545 A JP 61114545A JP 11454586 A JP11454586 A JP 11454586A JP S62272379 A JPS62272379 A JP S62272379A
Authority
JP
Japan
Prior art keywords
pattern
circuit
reduced
signal
enlarged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61114545A
Other languages
English (en)
Inventor
Hirotani Saitou
啓谷 斉藤
Yasuhiko Hara
靖彦 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61114545A priority Critical patent/JPS62272379A/ja
Publication of JPS62272379A publication Critical patent/JPS62272379A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 i)発明の詳細な説明 一′〔産業上の利用分野〕・ 本発明は、配線パターンにおける欠け、突起等の欠陥の
自動検出装置に係り、特に2つの配線パターンの同一箇
所の不一致部分を欠陥とする比較検査方式に好適な配線
パターン検査装置に関する。
〔従来の技術〕
配線パターンとしては、LSI、プリント基板。
フォトマスク等があるが、ここではプリント基板を対象
として記述する。
プリント基板の配線パターンの欠け、突起等の欠陥を検
出する方法として、比較検査方式がある。
これは同一配線パターンからなる2つのプリント基板の
同一箇所を光学的に検出し、検出像を光電変換素子によ
って映像信号に変換し、映像信号を2値化し、メモリに
2次元パターンとして記憶し、2つの記憶した配線パタ
ーンの各画素の不一致部分を欠陥として検出する。もの
である。なおこの糧の装置として関連するものには例え
ば特開昭部−127574が挙げられる。
〔発明が解決しようとする問題点〕
上記従来技術は、基準となるプリント基板のパターンと
検査対象となるプリント基板のパターンの同一箇所を比
較して検査する際、両者の不一致部分があらかじめ決め
られた大きさの画素外をもつ4角形状の不一致エリアP
において、全画素、不一致となった場合のみ欠陥として
検出する。
このような検査方式に対し、第2図に示すような基準と
なるパターンが破線で示すようなライン4とパッド4で
できていて、被検査パターンと比較して斜線で示すよう
な不一致部分が検出された場合について考える。不一致
部分としては、突起状の不一致部分(al)〜(”4)
%欠は状の不一致部分(bl)〜(b4)がある。突起
状の不一致部分は微小な突起(al)、配線の太り(α
2)、大きな突起(A3)、細長い突起又は短絡(,4
)、欠は状の不一致部分は微小な欠け(bl)、配線の
細り(h2)、大きな欠け(h3)、細長い欠は又は断
線(h4)である。
これらの欠陥に対し、従来の検査技術では、(α3)や
(b3)は4角形状の不一致エリアPの全画素において
基準パターンと複検査パターンが不一致となっているた
め、欠陥として検出するが、他の(al) 、 (A2
) 、 (A4) 、 (bl) 、 (A2) 、 
(b4)は4角形状の不一致エリアPの全画素において
、基準パターンと被検査パターンが不一致とはなってい
ないため、欠陥として検出しない。
しかし、配線パターンの回路の機能を考慮すると細長い
短絡(α4)や細長い増線(b4)は欠陥として検出す
る必要がある。
このように従来の技術では細長い短絡(114)や細長
い断線(h4)のように配線パターンの境界からの長さ
が大きいが幅の小さい線状の不一致部分を欠陥として検
出することが困難であるという問題がある。
本発明の目的は、プリント基板の配線パターンの欠陥検
出を比較検査方式によって行う場合、不一致部分の配線
パターンの境界からの長さが小さい場合は欠陥とせず、
不一致部分の幅は小さいが配線パターンの境界からの長
さが大きい突起や短絡、不一致部分の幅は小さいが配線
パターンの境界からの長さが大きい欠けや断線を欠陥と
する検査できるようにした配線パターン検査装置を提供
することにある。
〔問題点を解決するための手段〕
上記目的は、従来、比較手段で行なった2つのプリント
基板の同一箇所の配線パターンを用いて不一致部分を抽
出する処理を一方の2次元配線パターンを拡大・縮小し
て、この拡大された配線パターン及び縮小された配線パ
ターンの輪郭線を抽出し、これら拡大パターン及び縮小
パターンの輪郭線と他方の配線パターンの一致部分を検
出して判定するように構成することにより達成される。
〔作用〕
2値化信号で得られる2つのプリント基板の同一箇所の
配線パターンA、Bに対し、一方の配線パターンAを拡
大回路1輪郭線抽出回路によって配線パターンAの外側
に、また配線パターンAを縮小回路1輪郭線抽出回路に
よって配線パターンAの内側に、それぞれパターン部分
の境界よりN画素の距離をもりた拡大輪郭線パターンA
l、縮小輪郭線パターンA2を作成する。
次に一致回路によ′りて、検査すべき配線パターンBに
対し、拡大輪郭線パターンA1を用い、拡大輪郭線パタ
ーンAl上に配線パターンBのパターン部分があるか否
かの検出を行ない、パターン部分があるとき、その部分
を突起状の欠陥とする。
同様に一致回路によって、検査すべき配線パターンEl
ζ対し、縮小輪郭線パターンA2を用い、縮小輪郭線パ
ターンA2上に配線パターンBの基材部分があるか否か
の検出を行ない、基材部分があるとき、その部分を欠は
状の欠陥とする。
こうすることによって、配線パターンBの境界からの長
さがN画素より小さい突起状の不一致部分及び、欠は状
の不一致部分は無視し、境界からの長さがN画素より大
きく、4角形状の不一致エリアでは検出できないような
欠陥を検出可能にする。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。
第1図におけるプリント基板検査装置は、プリント基板
のパターンを検出する光学系と、パターンの検出信号を
処理して欠陥を検出する処理回路とからなる。光学系は
プリント基板1.S/、プリント基板1,1′を全面走
査するためのXYテープ゛ル2.パターンを照明する超
高圧水銀燈3.3’。
照明光の光路変更するためのハーフミラ−4,4’。
結像レンズ5.5’、検出像を光電変換するCCDリニ
アセンサ6.6′とからなる。
一方、処理回路はCCDリニアセンサ6.6′で得られ
る映像信号を2値化する2値化回路8.8’。
z値化信号で形成される2次元パターンを拡大する拡大
回路10.同じく2次元パターンを縮小する縮小回Ws
12.拡大パターン、縮小パターンの輪郭線を抽出する
輪郭線抽出回路14,16.輪郭線上のパターンを検出
する一致回路、 18.20.欠陥検出結果を表示する
欠陥表示器nとからなる。
欠番ζその動作を説明する。始めに光学系について述べ
る。プリント基板1.プリント基板1′は同一パターン
からなるもので、欠陥のない基準パターンとなるものを
プリント基板1.被検査パターシとなるものをプリント
基板1′として、XYテーブル2,2′にそれぞれ設置
する。次にプリント基板の両端にある位置合わせ用マー
クを用いて、両者のプリント基板1,1′が同一箇所が
検出できるように、XYテーブル2,2′を独立に移動
して位置合わせを行なう。位置合わせ終了後、図には示
されていないが、XYテーブル2.2′はXYテーブル
2,2′が同一平面にのった1つの大型XYテーブルに
よって同一方向、同一速度で走査される。
照明は超高圧水銀燈3,3′を用い、照明光はノ1−フ
ミラーを介して光路を90′曲げプリント基板1゜1′
上に照射する。プリント基板1.1′は銅でできたパタ
ーン部分は反射率が高く、ポリイミド等でできた基材部
分は反射率が低い。そのため、プリント基板1.1′の
反射光を結像レンズ5,5′を用いてCOD IJlニ
アセンサ66′上に結像した像は、パターン部分が明、
基材部分が暗となる。検出像は、CCDリニアセンサ6
.6′で映像信号7.7′に変換される。映像信号7.
7′はパターン部分が高レベル、基材部分が低レベルで
ある。
次に処理回路について述べる。映像信号7、フ′は2値
化回路8.8′によってCCDリニアセンサ6.6′の
駆動信号に同期した同期信号にもとづいてサンプリング
され、画素単位で基材部分を1゜パターン部分を0とす
る1連の2値化信−49,9’に変換される。変換され
た2値化信号9.9′のうち、基準、パターンの2値化
信号9を拡大回路10に入力する。
拡大回路lOは、第3図(、)に示すように、シフトレ
ジスタお、メモリス、論理和回路部とからなる。
シフトレジスタおはCCDリニアセンサ6の一走査分の
同期信号の数と同数の記憶素子からなるものを3列並列
に設置したもので、CCD IJlニアセンサ6駆動信
号と同期して2値化信号9を1画素分づつ順次シフトし
ていく。各シフトレジスタの右端から出力されるz値化
信号は、その段のメモリ及び次の段のシフトレジスタの
左端に入力される。メモIJ 24は3×3画素の2次
元パターンを記憶、読み出しするもので、シフトレジス
タからの画素毎の2値化信号を前記同期信号と同期して
左から右に順次シフトしていく。これにより、メモリ2
4盛ζはCCD lニアセンサ6で検出された2次元パ
ターンが383画素の大きさでCCD IJlニアセン
サ6走査方向に従って順次格納されていく。論理和回路
5は第3図(alに示すように、3×3画素のメモリn
の全画素の論理和をとり、全パターンが0(基材部分)
となるときのみO(基材部分)を出力し、1つでもl(
パターン部分)があるとき1(パターン部分)を出力す
ることによりて、2次元パターンのパターン部分の境界
を1画素づつ拡大する処理を行なう。こうして、拡大回
路10によって、パターン部分が1.基材部分がOの拡
大画像信号11が出力される。
ところで、2値化信号9は、拡大回路10と並列して、
縮小回路11に入力される。縮小回% 11は、第3図
(b)&ζ示すように、シフトレジスタ冗、メモリn、
論理積回路四とからなる。シフトレジスタ26は拡大回
路10のシフトレジスタnウメモリnは拡大回路10の
メモリスと同一で、メモIJ 27には拡大回路lOの
メモリ24 (l!−同様、CCD IJlニアセンサ
6検出された2次元パターンが3X3画素の大キサでC
OD IJニアセンサ6の走査方向に従って順次格納さ
れていく。論理積回路具は第3図(b)に示すよう尋こ
、3×3画素のメモII 27の全画素の論理積をとり
、全パターンが1(パターン部分)となるときのみ1(
パターン部分)を出力し、1つでも0(基材部分)があ
るときO(基材部分)を出力することによって、2次元
パターンのパターン部分の境界を1画素づつ縮小する処
理を行なう。
こうして、縮小画1812によって、パターン部分が1
、基材部分がOの縮小画像信号13が出力される。
今述べた拡大回路10.縮小回路12では一2次元パタ
ーンのパターン部分の境界をそれぞれ1画素づつ、拡大
、縮小する処理を行なう。従ってN画素(N>t)拡大
、縮小する場合、今述べた拡大回路、縮小回路をN段つ
なげ、最終段の出力をそれぞれ、拡大画像信号11.縮
小画像信号13とする。
拡大回路10.縮小回路12で出力された拡大画像信号
11.縮小画像信号13は、輪郭線抽出回路14゜16
に入力される。輪郭線抽出回路14.16は同一のもの
で第4図に示すように、シフトレジスタ29゜メモ1J
30.否定論理積回路31と論理積回路32とからなる
。シフトレジスタ四、メモリ30は、拡大画M 10の
シフトレジスタn、メモリ24.縮小回路12のシフト
レジスタ26.メモリ27と同一である。否定論理積回
路31は、メモリ(9)の十字形の4画素の論理積の否
定をとるもので、4画素のうち1つでも0(基材部分)
があるとき1を出力し、4画素すべてパターン部分のと
き0を出力する。論理積口j832は、メモリ(9)の
中心画素と否定論理積回路31の論理積をとるもので、
中心画素が1(パターン部分)で、周辺の十字形の4画
素のうち1つでもO(基材部分)があるときのみ1を出
力する。
これにより2次元パターンのパターン部分の境界を1画
素単位で抽出し、パターンの境界部分を1゜それ以外を
Oとする拡大輪郭線信号15.縮小輪郭線信号17を出
力する。
ところで、拡大口wA10.縮小回路121輪郭線抽出
回路14.16では、対象画素の上下左右の周辺の画素
を用いて処理を行うため、各走査線の1番目及び最終画
素の出力はパターン情報として意味ない。拡大回路10
.縮小回路12の段数をNとした場合、//+1画素の
情報が失われるため、あらかじめ、検出エリアを大きく
しておく必要がある。
拡大輪郭線信号15は一致回路18に、縮小輪郭線信号
17は一致回路加に入力される。一致回路18は第5図
(α)に示すように論理積回路おからなり、拡大輪郭線
信号15、及び被検査パターンの2値化信号9′が入力
される。このとき2値化信号9/は、被検査パターンが
基準パターンの同一箇所を検出した信号であるように拡
大輪郭線信号15に同期させて入力する。論理積回路あ
は拡大輪郭線信号15が1(輪郭線部分)で、2値化信
号9′が1(パターン部分)のときのみ欠陥ありとして
欠陥検出信号19を1として出力する。これにより、被
検査パターンのパターン部分が、基準パターンの拡大輪
郭線上にあるとき、欠陥部分として検出する。
一方、一致回路20は第5図(Alに示すように論理積
回路具からなり、縮小輪郭線信号17、及び被検査パタ
ーンの2値化信号9′を反転したものが入力される。こ
のとき、2値化信号9′は縮小輪郭線信号17に同期さ
せて、プリント基板の同一箇所の検出信号であるように
して入力する。論理積回路あは縮小輪郭線信号17が1
(輪郭線部分)で、2値化信号9′がO(基材部分)の
ときのみ欠陥ありとして欠陥検出信号21を1にして出
力する。これにより、被検査パターンの基材部分が基準
パターンの縮小輪郭線上にあるとき、欠陥部分として検
出する。
次に第6図により検出される欠陥の大きさについて述べ
る。複検査パターンの2値化信号9′を2次元化して表
わすと2値パターン(パターン部分あ、基材部分36)
となる。同じく、輪郭線抽出回路14. 16の出力で
ある拡大輪郭線信号15.縮小輪郭線信号17を2次元
化して表わし、先に表わしたz値化パターンに重ね合わ
せると、拡大輪郭線パターン41.43.縮小輪郭線パ
ターン42.44となる。
(α)はN1画素拡大、縮小した拡大輪郭線パターン4
1゜縮小輪郭線パターン42. (b)はN1画素(N
t > Nt )拡大、縮小した拡大輪郭線パターン4
3.縮小輪郭線パターン■である。
第6図(α)に示すようにN1画素拡大、縮小した場合
、拡大輪郭線パターン42と2値化パターンのパターン
部分あが突起部訂、38で一致し、突起部37゜゛あが
突起状欠陥、また縮小輪郭線パターン42と2値化パタ
ーンの基材部分あが欠は部39.40で一致し、欠は部
39.40が欠は状欠陥とそれぞれ判定される。同様に
、第6図(A)に示すようにN8画素拡大、縮小した場
合、突起部37のみが突起状欠陥、欠は部40のみが欠
は状欠陥と判定される。
このように拡大回路10.縮小回路12での拡大及び縮
小画素数Nを変化することによって、検出すべき欠陥の
大きさを変化させることが可能となる。
検出された欠陥は、欠陥検出信号19.21として欠陥
表示器22に入力され、欠陥信号が座標として記憶1表
示される。
ところで、今は被検iパターンのプリント基板が1′で
、基準となるパターンのプリント基板が1であるとして
て説明を進めたが、これを逆に設置した場合、拡大輪郭
線パターン41上に2値化パターンのパターン部分35
がある場合、その部分を欠は状の欠陥とし、縮小輪郭線
パターン42上に2値化パターンの基材部分36がある
とき、その部分を突起状の欠陥として欠陥検出すること
ができる。
しかし、欠陥の大きさがパターン部分の境界からの長さ
が大きいが、幅が小さい細長の欠陥のときは、拡大・縮
小処理によって欠陥が消滅してしまうため欠陥として検
出できない。従りて前に述べたように、基準となるパタ
ーンを常に1の側に設置するのが望ましい。
〔発明の効果〕
以上説明したように本発明によれば、一方のパターンを
拡大、縮小してその輪郭線を得、これを用いて他方のパ
ターンのパターン部、あるいは基材部の有無を検出する
ことによりパターンの欠陥を検出できる。そのため、線
の太りゃ、細り、微小な突起や、欠けなど、配線パター
ンの境界からの寸法が小さい不一致部分は欠陥としては
検出しない。そして、従来の検査方式では検出不可能な
、不一致部分の権は小さいが境界からの長さが大きい線
状の不一致部分を欠陥として検出できるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の実施例のプリント基板検査装置の構成
図、第2図は欠陥の種類の説明図、第3図は実施例のプ
リント基板検査装置の拡大回路、縮小回路の構成図、第
4図は実施例のプリント基板検査装置の輪郭線抽出回路
の構成図、第5図は実施例のプリント基板検査装置の一
致回路の構成図、第6図は検出欠陥の大きさの説明図。 1、1’・・・プリント基板   2.2′・・・xY
テーブル3.3′・・・超高圧水銀灯   4.4′・
・・ハーフミラ−5,5′・・・結像レンズ へ6′・・・CCDリニアセンサ 48′・・・2値化回路    10・・・拡大回路1
2・・・縮小回路      1416・・・輪郭線抽
出回路1a20・・・−数回路     22・・・欠
陥表示器へ2a 29・・・シフトレジスタ 2427、30・・・メモリ    6・・・論理和回
路2え 1λ M   、、、  桧苓明 憎 丘1 
ε窯       り1.、、/E  ζツ 修ヘフ召
 羽t rゴ −9も1図 第3図 αい (b) 劉4図 翳5図

Claims (1)

    【特許請求の範囲】
  1. 1、2つの同一箇所の配線パターンの実像を得る複数の
    光学系と、該光学系の各々で得られた光学的実像を映像
    信号に変換する複数の撮像装置と、該撮像装置の各々で
    得られた映像信号を2値化する複数の2値化回路と、2
    値該各々の2値化回路で得られる信号を比較して欠陥を
    検出する比較手段とを有する配線パターン検査装置にお
    いて、一方のパターンを拡大及び縮小して各々の輪郭線
    を抽出し、該拡大された輪郭線パターン上に他方の配線
    パターンのパターン部があるとき、及び上記縮小された
    輪郭線パターン上に他方の配線パターンの差材部がある
    とき欠陥と判定する判定手段を備え付けたことを特徴と
    する配線パターン検査装置。
JP61114545A 1986-05-21 1986-05-21 配線パタ−ン検査装置 Pending JPS62272379A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61114545A JPS62272379A (ja) 1986-05-21 1986-05-21 配線パタ−ン検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61114545A JPS62272379A (ja) 1986-05-21 1986-05-21 配線パタ−ン検査装置

Publications (1)

Publication Number Publication Date
JPS62272379A true JPS62272379A (ja) 1987-11-26

Family

ID=14640460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61114545A Pending JPS62272379A (ja) 1986-05-21 1986-05-21 配線パタ−ン検査装置

Country Status (1)

Country Link
JP (1) JPS62272379A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02173873A (ja) * 1988-12-26 1990-07-05 Nec Corp 欠陥判定器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02173873A (ja) * 1988-12-26 1990-07-05 Nec Corp 欠陥判定器

Similar Documents

Publication Publication Date Title
US4893346A (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like, and method
US5272763A (en) Apparatus for inspecting wiring pattern formed on a board
JPS59157505A (ja) パタ−ン検査装置
JPS6261390A (ja) プリント基板検査方法およびその装置
JPS60215286A (ja) 対象物における面模様をオプトエレクトロニクス検査する方法とその装置
JPS6332666A (ja) パタ−ン欠陥検出方法
JPH1096613A (ja) 欠陥検出方法及びその装置
JP2002005850A (ja) 欠陥検査方法及びその装置、マスクの製造方法
US5459795A (en) Wiring pattern inspection apparatus for printed circuit board
JP2745778B2 (ja) 配線パターン検査装置
JPS62272379A (ja) 配線パタ−ン検査装置
JP2710527B2 (ja) 周期性パターンの検査装置
JPS61151410A (ja) パタ−ン欠陥検出方法及びその装置
JP2819905B2 (ja) 配線パターン検査装置
JP2676990B2 (ja) 配線パターン検査装置
JPS6061604A (ja) パタ−ン検査装置
JPH04279041A (ja) パターン欠陥検出方法
JPH04316346A (ja) パターン認識方法
JPH05108799A (ja) 配線パターン検査装置
JP2745763B2 (ja) 配線パターン検査装置
JPH03170930A (ja) パターン検査装置
JP3198105B2 (ja) 自動外観検査装置
JP2007003494A (ja) 配線パターンの検査方法およびその装置
JPS59196446A (ja) 不良認識装置
JP3262030B2 (ja) 欠陥検出装置