JPS62281480A - 光受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は光データリンクなどに用いられるディジタル信
号を扱う光受信回路に関し、とくに受光素子から得られ
る光電流を電圧に変換し増幅する増幅回路の出力の大小
により、２値のディジタル信号に復元するコンパレータ
の基準電位をコントロールする光ＡＴＣ回路の改良に関
するものである。

〔従来の技術〕

光データリンクなどに用いられる、ディジタル信号を扱
う光受信回路の基本構成は、第５図に示すように゛、受
光素子５１から得られる光電流を電圧に変換し増幅する
増幅回路５２と、２値のディジタル信号に復元するコン
パレータ５３から構成される。５４は出力信号端子を示
す。増幅回路５２の出力信号は、通常第６図に示すよう
に受光レベルの大小により、たとえばＩ、ｎ、Ｉで示す
受光レヘル大・中・小により応答性が異り、一定レベル
の基準電位Ｖｒと比較して２値化すると、コンパレータ
５３から出力のデユーティ　（ｄ　ｕ　ｔ　ｙ）比が変
化し、波形歪が増大するという問題がある（従来技術１
）。

この問題を解決するため、増幅回路５２の出力の変化点
を検出する微分回路を付加した後、２硫化する手段を含
む光受信回路を本願発明者は既に発明したく特開昭５８
−２０１３３１号公報、特開昭５９−９６９８９号公報
）〈従来技術２）。

〔発明が解決しようとする問題点〕

従来技術２は従来技術１ににおける波形歪について改善
効果があるが、ノイズに弱いという欠点がある。したが
って受光レベルの大・小にかかわらず波形歪の小さい出
力信号を得ることと同時に、ノイズにも強い方式、すな
わち、従来技術２のような微分方式を用いることなく、
ダイナミックレンジが大きく、波形歪が小さく、かつノ
イズにも強い光受信回路の実現が望まれる。

〔問題点を解決するための手段〕

従来の問題点を解決するための手段として通常次の２方
式がある。

（１）受光レベルの大・小により増幅回路のゲインをコ
ントロールするＡ　Ｇ　Ｃ（Ａｕｔｏｎ＋ａｔｉｃ　　
Ｇａ１ｎＣｏｎｔｒｏｌ）方式、 （２）増幅回路出力の大・小によりコンパレータの基準
電位をコントロールするＡＴＣ（Ａｕｔ。

Ｔｈｒｅｓｈｈｏｌｄ　　Ｃｏｎｔｒｏｌ　）方式本発
明は（２）のＡＴＣ方式に関するもので、受光素子から
得られる光電流を電圧に変換し増幅する第１の電流−電
圧変換部と、第１の電流−電圧変換部と対称構造の第２
の電流−電圧変換部と、第１の電流−電圧変換部の出力
のピーク値を検出し保持するピーク検出部と、第２の電
流−電圧変換部の出力とピーク検出部の出力から第１の
電流−電圧変換部の出力の中央値を作成する基準電位作
成部とから構成したことを特徴とする。

〔作　用〕

本発明の光受光回路は、増幅回路のピーク値を検出し、
そのピーク電位と光入力＝Ｏ時の電位から中央値を決め
、コンパレータの基準電位とする。

つまり増幅回路の出力の大・小にかかわらず、言い換え
れば、受光レベルの大・小にかかわらずコンパレータの
基準電位が常に振幅の中央にくる。

さらに本方式はコンデンサＣ９抵抗Ｒのディスクリート
部品により容易に構成できるが、本発明はモノリシック
ＩＣ化の可能な構成とする。ピーク値のホールド時間は
通常Ｃ−Ｒの時定数で決定され、大きいほどＡＴＣ機能
が作用する時間が長く優れている。本発明では小さいＣ
２大きいＲに相当する微小定電流源により構成する。本
発明の構成により、コンパレータの基準電位が常にコン
パレータ人力の中央値にくるため、波形歪の小さい出力
が得られ、増幅回路の出力波形がなまっていても、中央
でコンパレートできるから高速応答が可能で、かつピー
ク検出部は小さいコンデンサと微小定電流源で構成する
ことから、ホールド時間の長いピーク検出部のモノリシ
ックＩＣ化を可能とする。以下図面にもとづき実施例に
ついて説明する。

〔実施例〕

第１図に本発明の光受信回路のブロック構成を示す。１
は受光素子６から得られる光電流を電圧に変換し増幅す
る第１の電流−電圧変換部、２は第１の電流−電圧変換
部１と対称構造の第２の電流−電圧変換部、３は第１の
電流−電圧変換部１の出力■のピーク値を検出し保持す
るピーク検出部、牛は第２の電流−電圧変換部２の出力
■とピーク検出部３の出力■から第１の電流−電圧変換
部の出力■の中央値■を作成する基準電位作成部を形成
するコンパレータ、５は出力信号端子である。

第２図に第１図における各部の信号波形図を示す。出力
信号の遅れ時間は第１の電流−電圧変換部１の出力■の
立上り、立下り時間に依存するが、中央値■が常に出力
■の中央にくるから、出力信号の立上り、立上りの遅れ
時間は同一となり、波形歪は小さい。

第１の電流−電圧変換部１は本願発明者により既に発明
した（特開昭　−号公報）回路による。第２の電流−電
圧変換部２は第１の電流−電圧変換部１と全く対称の回
路構成からなり、光入力−〇のときのバイアスを与えで
ある。ただし、全く対称にしたのでは、ＤＣレベルの判
別が難しく、誤動作し易いので、バイアスに差をつける
ため帰還抵抗の値を異ならせる。

第３図は第１図に示した本発明の構成ブロックの具体的
一実施例を示す回路図である。３１は微小定電源、３２
は基準電位作成部、３３は差動アンプに相当する。第１
の電流−電圧変換部１　（ヘッドアンプ）と第２の電流
−電圧変換部２（ダミーアンプ）のバイアスに差をつけ
るための帰還抵抗Ｒ４とＲ１６の値を異にし、この実施
例の回路でばそれぞれ２０にΩとＩＯＫΩに選定しであ
る。

本発明の回路構成の特徴は次の２点にある。

■　第１および第２の電流−電圧変換部１および２を形
成するヘッドアンプおよびダミーアンプを対称構造にし
、ＤＣレベルを判別するため、帰還抵抗Ｒ４とＲ１６の
値のみ変えることにより、バイアスに差をつける。

■　ピーク検出部３に大きい値のＣやＲを用いることな
しに、ホールド時間の長い回路とし、モノリシックＩＣ
化を可能とする。

本実施例におけるピーク検出部３の動作を第４図により
説明する。ピーク検出部３の検出機能はＰＮＰトラジス
タＱ、。のコレクタ、コンデンサＣ１およびコンデンサ
Ｃ＋　、ＰＮＰ　）ラジスタＱｌ＋のコレクタを流れる
微小電流からなる。第１の電流−電圧変換部１を形成す
るヘッドアンプの出力０の下限値をホールドするパスは
ＰＮＰ）ラジスタＱ、のエミッタで、またホールドする
までの時間はコンデンサＣ１とＰＮＰ　）ラジスタＱ１
１のエミッタの電流で決まり、かなり速い。

一方ヘッドアンプの出力ｑ電位が高くなると、コンデン
サＣＩに充電が開始されるが、トラジスタＱｌｌはＰＮ
Ｐのため、微小定電源３１からの定電流１．　Ｌか供給
されず、定電流１１を小さく選べばホールド電位が復帰
する時間は長くなる。つまり本回路構成によれば、ピー
ク値を検出する時間は比較的速く、一旦ホールドされる
とヘラ１アンプの出力■が変化しても復帰する時間は長
（良好なピーク検出を実現できる。コンデンサＣ１の大
きさは、直ちにチップ寸法に関係するため、せいぜい１
０００ｐＦ位しか選べないが、定電流１゜を数μＡに選
ぶと、コンデンサＣ０と並列にメグオーム（ＭΩ）程度
の抵抗が入るのと同等になり、１０４　秒（ｍ　ｓｅｃ
　）程度でのホールドが可能となる。

このようにして得られた第２の電流−電圧変換部２を形
成するダミーアンプの出力０　（またはＯＴ）と、ピー
ク検出部３により検出された出力０から第１の電流−電
流変換部１を形成するヘッドアンプの出力の中央値を作
るのが基準電位作成部３２である。基準電位作成部３２
は、単純なエミッタフロワ構成で受けると、ピーク検出
部３のトラジスタＱ、ｏ、　　Ｑ：ｌ、のコレクタ電流
は数μＡであることから、ベース電流が引けないため、
ダーリントン接続してから抵抗分割により基準電位を作
る回路構成としである。

〔発明の効果〕

以上述説明したように、本発明の回路構成による光受信
回路による次の効果がある。

■　コンパレータの基準電位が常にコンパレータ人力の
中央値にくるので、波形歪の小さい出力を得ることがで
きる。

■　増加回路の出力波形がなまっていても、中央でコン
パレートできるので高速応答が可能になる。

■　ピーク検出部は小さいコンデンサ、たとえば１０Ｑ
ＯｐＦ以下のコンデンサと微小定電流源とで構成するの
で、ホールド時間の長いピーク検出部はモノリシックＩ
Ｃ化が可能となる。

したがって本発明は、急速に発展・普及する光通信にお
いて要求される高速化、小型化、低価格化に対処するた
めの光受信回路のモノリシックＩＣ開発のモノリシック
ＩＣ開発に適用して効果が大きい。

【図面の簡単な説明】

第１図は本発明のブロック構成図、第２図は本発明の構
成各部の波形図、第３図は本発明の一実施例の回路図、
第４図は本発明のピーク検出部動作説明図、第５図は従
来の光受信回路の基本構成図、第６図は従来の光受信回
路の増幅回路の出力波形である。 １．２・・・電流−電圧変換部、３・・・ピーク検出部
、４・・・コンパレータ、５・・・出力信号端子、６・
・・受光素子、３１・・・微小定電源、３２・・・基準
電位作成部、３３・・・差動アンプ、５１・・・受光素
子、５２・・・増幅回路、５３・・・コンパレータ、５
４・・・出力信号端子特許出願人　　住友電気工業株式
会社 代理人　弁理士　玉　蟲　久　五　部 本弁明のフロック構成図 第　１　図 ■□ 本発明の各部の波形図 第　２　図 ピーク検出部ｉ’ｌ（乍説明図 第　４　図 光受信回路の基本構成図 第　５　図 壇ｆＭ回路の出力波形 第　６　図

Claims (3)

【特許請求の範囲】
1. （１）２値のディジタル信号を伝送する光データリンク
   の受信回路において、 受光素子から得られる光電流を電圧に変換し増幅する第
   １の電流−電圧変換部と、 前記第１の電流−電圧変換部と対称構造の第２の電流−
   電圧変換部と、 前記第１の電流−電圧変換部の出力のピーク値を検出し
   保持するピーク検出部と、 前記第２の電流−電圧変換部の出力と前記ピーク検出部
   の出力から前記第１の電流−電圧変換部の出力の中央値
   を作成する基準電位作成部とを備えてなる ことを特徴とする光受信回路。
2. （２）前記第１の電流−電圧変換部と第２の電流−電圧
   変換部はバイアスに差をつけてなることを特徴とする特
   許請求の範囲第１項記載の光受信回路。
3. （３）前記ピーク検出部は、 ベースを前記第１の電流−電圧変換部の出力に接続し、
   コレクタを接地し、 エミッタをコンデンサと定電流回路の並列体を介して電
   源に接続したＰＮＰトランジスタにより構成してなる ことを特徴とする特許請求の範囲第１項記載の光受信回
   路。