JPS6233766B2 - - Google Patents
Info
- Publication number
- JPS6233766B2 JPS6233766B2 JP52126621A JP12662177A JPS6233766B2 JP S6233766 B2 JPS6233766 B2 JP S6233766B2 JP 52126621 A JP52126621 A JP 52126621A JP 12662177 A JP12662177 A JP 12662177A JP S6233766 B2 JPS6233766 B2 JP S6233766B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- terminal
- circuit
- capacitor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C7/00—Modulating electromagnetic waves
- H03C7/02—Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas
- H03C7/025—Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas using semiconductor devices
- H03C7/027—Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas using semiconductor devices using diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は差動入力音響増幅器において電源リツ
プルにより出力端にモータボーデイング等の雑音
が生じることを防止するための回路構成に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit configuration for preventing noise such as motor boarding from occurring at the output end due to power supply ripples in a differential input acoustic amplifier.
第１図は従来よく知られている差動入力音響増
幅器の基本構成図で、差動増幅器１４の非反転入
力端１０１のバイアスは電源端子１０５と接地端
子１０６との間に接続された抵抗１０７，１０８
のブリーダ回路によつて決定され、コンデンサー
１１３は電源変動（電源リツプル）が入力に対し
て与える影響を少なくするために設けてあるリツ
プルフイルター用コンデンサーであり、よく用い
られている回路である。反転入力端１０３は出力
端１０４から抵抗１１０，１１１とコンデンサー
１１２によつて負帰還回路を形成している。 FIG. 1 is a basic block diagram of a conventionally well-known differential input acoustic amplifier. ,108
The capacitor 113 is a ripple filter capacitor provided to reduce the influence of power supply fluctuations (power supply ripples) on the input, and is a commonly used circuit. The inverting input terminal 103 is connected to the output terminal 104 by resistors 110, 111 and a capacitor 112, forming a negative feedback circuit.
上記の回路構成の差動入力音響増幅器に印加さ
れる電源の電源リツプル（Vripple）はブリーダ
回路の抵抗１０７の抵抗値R107と抵抗１０８の抵
抗値R108とのコンデンサー１１３のインピーダン
スZ113により分割され、
（Ｒ１０８Ｚ１１３）／Ｒ１０７＋（Ｒ１０８Ｚ１
１３）・Vripple
となり、かかるリツプル信号が上記差動入力増幅
器の非反転入力端１０１に信号として加わり、差
動入力増幅器の電圧利得倍され出力端１０４に現
われる。この出力電圧の変動は大変耳ざわりな音
であり、場合によつてはモーターボーデイングを
生ずる恐れがある。 The power supply ripple (Vripple) of the power supply applied to the differential input acoustic amplifier with the above circuit configuration is divided by the resistance value R 107 of the resistor 107 of the bleeder circuit, the resistance value R 108 of the resistor 108, and the impedance Z 113 of the capacitor 113. (R 108 Z 113 )/R 107 +(R 108 Z 1
13 )·Vripple, and this ripple signal is applied as a signal to the non-inverting input terminal 101 of the differential input amplifier, multiplied by the voltage gain of the differential input amplifier, and appears at the output terminal 104. This variation in output voltage is very unpleasant to the ears and may cause motor boarding in some cases.
本発明は、差動入力音響増幅器の非反転入力端
に加わる電源リツプル信号と同相でほぼ同レベル
の信号を差動入力音響増幅器の反転入力端にも加
えることにより電源リツプルによる影響を大幅に
減少させることを目的とするものである。 The present invention significantly reduces the influence of power supply ripple by applying a signal that is in phase and at approximately the same level as the power supply ripple signal applied to the non-inverting input terminal of the differential input acoustic amplifier to the inverting input terminal of the differential input acoustic amplifier. The purpose is to
上記目的を達成するために構成された電源リツ
プル除去回路の基本構成図を第２図を用いて説明
する。同図において、非反転入力端１と反転入力
端３と出力端４とを有する差動増幅器１４と抵抗
７，８のブリーダ回路と抵抗９とコンデンサー１
３と、負帰還回路を形成する抵抗１０，１１、コ
ンデンサ１２とは第１図と同様の構成をして電源
端子５と接地端子６との間に形成されている。コ
ンデンサー１２の一端は従来のように接地される
ことはなく同相増幅器１４′の出力端１５に接続
されている。同相増幅器１４′の非反転入力端は
コンデンサー１３の一端２に接続されている。尚
同図において同相増幅器１４′は交流利得Ａ。を
１倍に設定しその入力端２に生じるリツプル信号
に等しい信号を出力端１５に発生する。 A basic configuration diagram of a power supply ripple removal circuit configured to achieve the above object will be explained using FIG. 2. In the figure, a differential amplifier 14 having a non-inverting input terminal 1, an inverting input terminal 3, and an output terminal 4, a bleeder circuit including resistors 7 and 8, a resistor 9, and a capacitor 1 are shown.
3, resistors 10, 11, and capacitor 12 forming a negative feedback circuit have the same configuration as in FIG. 1 and are formed between power supply terminal 5 and ground terminal 6. One end of the capacitor 12 is not grounded as in the conventional case, but is connected to the output end 15 of the common mode amplifier 14'. A non-inverting input terminal of the common-mode amplifier 14' is connected to one end 2 of the capacitor 13. In the figure, the common mode amplifier 14' has an AC gain of A. is set to 1, and a signal equal to the ripple signal generated at the input terminal 2 is generated at the output terminal 15.
差動増幅器１４の出力抵抗をＲD、同相増幅器
１４′の出力抵抗をR0、コンデンサー１２のイン
ピーダンスをZ12、抵抗１０，１１の抵抗値をそ
れぞれR10，R11と置くと、電源リツプル電圧
（Vripple）は、抵抗７，８のブリーダ回路で分割
され（Ｒ８Ｚ１３）／Ｒ７＋（Ｒ８Ｚ１３）・Vrip
pleとなり、かかるリツ
プル信号が非反転入力１に加わりまた、反転入力
端３には、交流利得１倍の同相増幅器１４′を介
して、
Ｒ１１＋ＲＤ／Ｒ０＋Ｚ１２＋Ｒ１０＋Ｒ１１＋ＲＤ・
（Ｒ８Ｚ１３）／Ｒ７＋（Ｒ８Ｚ１３）・
Vrippleの信号が加わるため、実質的に差動入力
音響増幅器の入力換算リツプル信号は
（Ｒ８Ｚ１３）／Ｒ７＋（Ｒ８Ｚ１３）・（１−Ｒ
１１＋ＲＤ／Ｒ０＋Ｚ２＋Ｒ１０＋Ｒ１１＋ＲＤ）・
Vrippleとなる。そのため
（１−Ｒ１１＋ＲＤ／Ｒ０＋Ｚ１２＋Ｒ１０＋Ｒ１１＋
ＲＤ）倍に入力換算リ
ツプル信号を減少させることができる。ここで、
R0、ＲD、の値はほぼゼロと見なせるため入力換
算リツプル信号はほぼ
（１−Ｒ１１／Ｚ１２＋Ｒ１０＋Ｒ１１）倍と見なすこ
とができる。 If the output resistance of the differential amplifier 14 is R D , the output resistance of the common mode amplifier 14' is R 0 , the impedance of the capacitor 12 is Z 12 , and the resistance values of the resistors 10 and 11 are R 10 and R 11 respectively, the power supply ripple The voltage (Vripple) is divided by a bleeder circuit of resistors 7 and 8 as (R 8 Z 13 )/R 7 + (R 8 Z 13 )・Vrip
ple, and this ripple signal is applied to the non-inverting input 1. Also, the ripple signal is applied to the inverting input terminal 3 via an in-phase amplifier 14' with an AC gain of 1: R 11 +R D /R 0 +Z 12 +R 10 +R 11 +R D・
Since the signal of (R 8 Z 13 )/R 7 + (R 8 Z 13 )・Vripple is added, the input-ripple ripple signal of the differential input acoustic amplifier is essentially (R 8 Z 13 )/R 7 + (R 8 Z 13 )・(1-R
11 +R D /R 0 +Z 2 +R 10 +R 11 +R D )・Vripple. Therefore (1-R 11 +R D /R 0 +Z 12 +R 10 +R 11 +
The input equivalent ripple signal can be reduced by a factor of R D ) . here,
Since the values of R 0 and R D can be considered to be approximately zero, the input converted ripple signal can be considered to be approximately (1-R 11 /Z 12 +R 10 +R 11 ) times.
また、同相増幅器１４′の交流利得A0をA0＝
Ｚ１２＋Ｒ１０＋Ｒ１１／Ｒ１１倍に設定すると、入力
換算リツプ
ル信号をさらに減少させることも可能である。In addition, the AC gain A 0 of the common-mode amplifier 14' is A 0 =
By setting Z 12 +R 10 +R 11 /R 11 times, it is possible to further reduce the input-ripple signal.
その上、電源リツプル防止コンデンサー１３
や、負帰還回路のコンデンサー１２は従来より小
さく自由に選択できる特徴がある。 Moreover, the power ripple prevention capacitor 13
Also, the capacitor 12 of the negative feedback circuit is smaller than the conventional one and can be freely selected.
第３図は交流利得１倍の同相増幅器を用いた本
発明の具体的回路例である。同図で第２図と同一
部分は同一の参照数字が用いられている。抵抗
７，８のブリーダ回路から抵抗９を介して、入力
バイアス決定を行ない、コンデンサー１３にて電
源リツプルを除去し、入力に差動回路３７を用い
てその負荷抵抗１６より極性反転のドライブPNP
トランジスタ２５のベースとコレクタの間に接続
し、終段NPN複合トランジスタ２６，２７のベ
ースにドライブ・トランジスタ２５のコレクタを
接続し、ドライブトランジスタ２５、コレクタか
らダイオードチエーン３４，３５，３６を介し
て、終段PNP複合トランジスタ２８，２９のベー
スに接続されて、終段はNPNとPNPトランジス
タから成るシングルエンデツト・プツシユル回路
となつている。トランジスタ２４と抵抗１７は、
差動回路３７の定電流源で、定電圧源（抵抗１８
とダイオード３２，３３）より決定され、トラン
ジスタ３０と抵抗１９でアイドリング電流を決定
し、ダイオードチエーン３４，３５，３６はバイ
アス回路である。 FIG. 3 shows a specific circuit example of the present invention using a common mode amplifier with an AC gain of 1. In this figure, the same reference numerals are used for the same parts as in FIG. 2. Input bias is determined from the bleeder circuit of resistors 7 and 8 via resistor 9, power supply ripple is removed by capacitor 13, and a drive PNP with inverted polarity is connected to the load resistor 16 using a differential circuit 37 at the input.
Connected between the base and collector of the transistor 25, connected the collector of the drive transistor 25 to the bases of the final stage NPN composite transistors 26, 27, and from the drive transistor 25 and the collector via diode chains 34, 35, 36, It is connected to the bases of final stage PNP composite transistors 28 and 29, and the final stage is a single-ended push circuit consisting of NPN and PNP transistors. The transistor 24 and the resistor 17 are
A constant current source of the differential circuit 37, a constant voltage source (resistor 18
and diodes 32, 33), the transistor 30 and the resistor 19 determine the idling current, and the diode chains 34, 35, 36 are bias circuits.
抵抗１０，１１とコンデンサ１２は負帰還回路
である。接続点２から差動回路３８の非反転入力
端に入り、負荷抵抗２１からトランジスタ３１に
入り負帰還回路のコデンサー１２に接続点１５に
て接続され、接続点１５より反転入力端に全帰還
を行い電圧利得１倍としている。抵抗２０は差動
回路３８の定電流源である。 Resistors 10 and 11 and capacitor 12 are a negative feedback circuit. It enters the non-inverting input terminal of the differential circuit 38 from the connection point 2, enters the transistor 31 through the load resistor 21, is connected to the capacitor 12 of the negative feedback circuit at the connection point 15, and from the connection point 15, the total feedback is sent to the inverting input terminal. The voltage gain is set to 1. The resistor 20 is a constant current source of the differential circuit 38.
上記の実施例のほか種々の変形が可能であり、
例えば同相増幅器１４′は差動形式に限らず、要
するに電圧利得が“１”で入―出力関係が同相の
ものであればよい。 In addition to the above embodiments, various modifications are possible,
For example, the common-mode amplifier 14' is not limited to a differential type, and may be any type having a voltage gain of "1" and an input-output relationship in the same phase.
第１図は従来の差動入力音響増幅器の基本構成
図である。第２図は本発明に係る差動入力音響増
幅器の一実施例の基本構成図である。第３図は本
発明を用いた一実施例の具体的回路例である。
１……非反転入力端、２……入力バイアス端、
３……反転入力端、４……出力端、５……電源端
子、６……共通端子、７，８，９，１０，１１，
１６，１７，１８，１９，２０，２１，２２，２
３……抵抗、１２，１３，３９……コンデンサ
ー、１４′……同相増幅器、１５……出力端、２
４，２５，２６，２７，２８，２９，３０，３１
……トランジスター、３２，３３，３４，３５，
３６……ダイオード、３７，３８……差動回路。
FIG. 1 is a basic configuration diagram of a conventional differential input acoustic amplifier. FIG. 2 is a basic configuration diagram of an embodiment of a differential input acoustic amplifier according to the present invention. FIG. 3 shows a specific circuit example of an embodiment using the present invention. 1...Non-inverting input terminal, 2...Input bias terminal,
3...Inverting input terminal, 4...Output terminal, 5...Power terminal, 6...Common terminal, 7, 8, 9, 10, 11,
16, 17, 18, 19, 20, 21, 22, 2
3... Resistor, 12, 13, 39... Capacitor, 14'... Common mode amplifier, 15... Output end, 2
4, 25, 26, 27, 28, 29, 30, 31
...Transistor, 32, 33, 34, 35,
36...Diode, 37, 38...Differential circuit.
Claims (1)
する音響増幅器と、電源間に接続され前記音響増
幅器の前記信号入力端子へのバイアス電圧を発生
するバイアス回路であつて直列結合された第１お
よび第２の抵抗を有するバイアス回路と、前記音
響増幅器の前記出力端子および前記帰還端子間に
設けられ帰還用コンデンサを有する帰還回路とを
備える音響増幅回路において、前記第１および第
２の抵抗の直列結合点に入力端が接続された同相
増幅器をさらに備え、この同相増幅器の出力端と
前記音響増幅器の前記帰還端子との間に前記帰還
用コンデンサが設けられていることを特徴とする
音響増幅回路。1. An acoustic amplifier having a signal input terminal, a feedback terminal, and an output terminal, and first and second bias circuits connected in series and connected between a power supply and generating a bias voltage to the signal input terminal of the acoustic amplifier. an acoustic amplifier circuit comprising a bias circuit having a resistance of An acoustic amplification circuit further comprising an in-phase amplifier having an input terminal connected to the in-phase amplifier, and the feedback capacitor being provided between the output terminal of the in-phase amplifier and the feedback terminal of the acoustic amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12662177A JPS5459861A (en) | 1977-10-20 | 1977-10-20 | Acoustic amplifier ciruit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12662177A JPS5459861A (en) | 1977-10-20 | 1977-10-20 | Acoustic amplifier ciruit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5459861A JPS5459861A (en) | 1979-05-14 |
| JPS6233766B2 true JPS6233766B2 (en) | 1987-07-22 |
Family
ID=14939720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12662177A Granted JPS5459861A (en) | 1977-10-20 | 1977-10-20 | Acoustic amplifier ciruit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5459861A (en) |
-
1977
- 1977-10-20 JP JP12662177A patent/JPS5459861A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5459861A (en) | 1979-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631833B2 (en) | ||
| JPS6233766B2 (en) | ||
| JPS6115619Y2 (en) | ||
| JPH07176004A (en) | Low-noise preamplifier stage especially for magnetic head | |
| JPS5840370B2 (en) | Zoufuku Cairo | |
| JP2695787B2 (en) | Voltage-current conversion circuit | |
| JPS6336745Y2 (en) | ||
| JPS5827539Y2 (en) | audio amplifier | |
| JPS6017935Y2 (en) | amplifier | |
| JP3595398B2 (en) | Combined broadband amplifier | |
| JPS6043682B2 (en) | signal amplifier | |
| JPS6228087Y2 (en) | ||
| JPS5949728B2 (en) | variable impedance circuit | |
| JPH0449701Y2 (en) | ||
| JP2725290B2 (en) | Power amplifier circuit | |
| JPS6223133Y2 (en) | ||
| JPS59813Y2 (en) | amplifier circuit | |
| JPH06152274A (en) | Amplifying circuit | |
| JPS6325765Y2 (en) | ||
| JPS5838968B2 (en) | Amplifier | |
| JPH0161247B2 (en) | ||
| JPH0535627Y2 (en) | ||
| JPS6121857Y2 (en) | ||
| JP2693861B2 (en) | Amplifier circuit | |
| JP2538239Y2 (en) | Low frequency amplifier circuit |