JPS6249448A - Scan in control system - Google Patents
Scan in control systemInfo
- Publication number
- JPS6249448A JPS6249448A JP60187358A JP18735885A JPS6249448A JP S6249448 A JPS6249448 A JP S6249448A JP 60187358 A JP60187358 A JP 60187358A JP 18735885 A JP18735885 A JP 18735885A JP S6249448 A JPS6249448 A JP S6249448A
- Authority
- JP
- Japan
- Prior art keywords
- data
- scan
- flop
- flip
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理装置におけるスキャンイン制御方
式に関するものであり1例えば、使用されるハードウェ
アの初期化のための特定パターンのデータを高速度で入
力することのできるスキャンイン制御方式に関するもの
である。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a scan-in control method in a data processing device. This relates to a scan-in control method that can be input using .
第2図は、従来のスキャンイン制御方式の概略構成図で
あシ、この第一図において、(1)はサービスプロセッ
サ(SVP)であり、これにはスキャンバッファ(3)
およびシフトノジスタ(り)が含tnでいる。(2)は
本体装置であって、これに含まれているスキャンリング
(AIH適数個のシフトレジスタラッチ(SRL)(7
1から構成されている。(5)は別間信号線であって、
サービスプロセッサ(ハにより本体装置(コ)内のスキ
ャンリング(Alに対するスキャン動作を制御するため
の各種の制御信号が送られるものである。FIG. 2 is a schematic configuration diagram of a conventional scan-in control method. In FIG. 1, (1) is a service processor (SVP), which includes a scan buffer (3).
and a shift register are included. (2) is the main unit, which includes a scan ring (AIH) and an appropriate number of shift register latches (SRLs) (7
It consists of 1. (5) is a separate signal line,
The service processor (c) sends various control signals for controlling the scan operation for the scan ring (Al) in the main unit (c).
次に動作について説明する。スキャンバッファ(,71
内のデータをスキャンリング(6)に移すことになるス
キャンインについてみると、制御信号g (!I上の適
当な信号によってスキャンリング(6)の選択がなされ
てから、スキャンバッファ(3)に格納されているスキ
ャンインしようとするデータをシフトレジスタ(例に移
す。次いで、前記側倒信号M (!rl上のシフトクロ
ック信号により、シフトレジスタ(lIi内のデータ全
スキャンリング(6)に向けて順次にシフトさせて移し
ていく。そして、シフトレジスタ(り)内の全てのデー
タがスキャンリング(6)に移されてしまったときには
2次に続くデータをスキャンノ(ツファ(3)から取り
出してシフトレジスタ(り)に移す。Next, the operation will be explained. Scan buffer (,71
Regarding scan-in, in which the data in the buffer is transferred to the scan ring (6), the selection of the scan ring (6) is made by an appropriate signal on the control signal g (!I, and then the data is transferred to the scan buffer (3). The stored data to be scanned in is transferred to the shift register (example). Then, by the shift clock signal on the sideways signal M (!rl), all data in the shift register (IIi is directed to the scan ring (6) Then, when all the data in the shift register (ri) has been transferred to the scan ring (6), the data following the second one is taken out from the scan ring (3). and move it to the shift register (ri).
このような動作を所要回数〈シ返すことにより。By repeating this action the required number of times.
スキャンリング(6)に格納可能な量のデータヲ、スキ
ャンバッファ(3)からシフトレジスタ(弘1を経由し
て移すようにされる。The amount of data that can be stored in the scan ring (6) is transferred from the scan buffer (3) via the shift register (Hiro 1).
従来のスキャンイン側倒方式は以上のように構成されて
おり1例えばスキャンリング(6)に全”O′mデータ
を格納しようとするときには、スキャンバッファ(3)
に全″θ″データヲ書き込んでおいてからスキャンイン
を実行するようにされていたために。The conventional scan-in system is configured as described above.1 For example, when trying to store all O'm data in the scan ring (6), the scan buffer (3)
This is because all ``θ'' data was written to the ``θ'' data before the scan-in was executed.
ハードウェアの初期化のさいには相当な時間がか\って
しまうという問題点があった。There was a problem in that it took a considerable amount of time to initialize the hardware.
この発明は上記のような問題点を解決するためになされ
たものであって、@定ノくターンのデータをスキャンリ
ングに対して直接的に入力できるようにされたスキャン
イン側倒方式を得ることを目的とするものである。This invention was made in order to solve the above-mentioned problems, and provides a scan-in sideways system in which constant turn data can be input directly to the scan ring. The purpose is to
この発明に係るスキャイン制倒方式は1週数個のシフト
レジスタラッチからなるスキャンリングを含む本体装置
とこの本体装置を監視するサービスプロセッサとを含む
データ処理装置のスキャンイン側倒方式において、デー
タ固定フリップ70ツブと、データ選択フリップ70ツ
ブと、前記スキャンリングに入力されるデータを切替え
る切替側倒回路とが設けられているものである。The scan-in suppression method according to the present invention is a scan-in suppression method for a data processing device that includes a main unit including a scan ring made up of several shift register latches and a service processor that monitors this main unit. A flip 70 tab, a data selection flip 70 tab, and a switching overturn circuit for switching data input to the scan ring are provided.
この発明によれば、データ選択フリップフロップが所定
の状態にあるときに、データ固定71ノツプ70ツブか
らの固定データがスキャンリングに入力される。According to the invention, fixed data from the data fixed 71 knob 70 is input to the scan ring when the data selection flip-flop is in a predetermined state.
以下、この発明の一実施例を第7図について説明する。 An embodiment of the present invention will be described below with reference to FIG.
この第1図において、(ユ1から(7)までの符号が付
さnたものは、第2図の従来例において同一符号が付さ
れたものと同一または相当部分を示すものである。サー
ビスプロセッサ(/A)には、スキャンバッファ(,7
1およびシフトレジスタ(り)に加えて下記の諸手段が
含まれている。すなわち、スキャンリング(6)に加え
るデータをO″または/′″のいずれかに固定するため
のデータ固定フリップフロップIII、スキャンリング
(6)に加えるデータとしてシフトレジスタ(111か
らのデータまたはデータ固定フリップフロップ(glか
らのデータのいずれかを選択するためのデータ選択フリ
ップフロップ(り)。In FIG. 1, the parts numbered from 1 to (7) indicate the same or equivalent parts as the parts given the same numbers in the conventional example shown in FIG. The processor (/A) has a scan buffer (,7
1 and shift registers, the following means are included. That is, the data fixing flip-flop III fixes the data to be added to the scan ring (6) to either O'' or /''', and the data from the shift register (111 or data fixing) is used as the data to be added to the scan ring (6). Flip-flop (data selection flip-flop for selecting any of the data from gl).
および、スキャンリング(6)に加えるデータとしてシ
フトレジスタ(lI)からのデータまたはデータ固定フ
リップフロップ(glからのデータのいずれかをデータ
選択フリップフロップ(9)の内容に依存して切替える
ための切替側倒回p(10)である。この切替側倒回路
(/θ)は、アンドゲート(10A)および抑止ゲーテ
(/θB)が並列にされ、夫々の出刃物がオアゲート(
/θC)の互いに別異の入力部に接続された構成のもの
である。and a switch for switching either data from the shift register (lI) or data from the data fixing flip-flop (gl) as data to be added to the scan ring (6) depending on the contents of the data selection flip-flop (9). This switching side-turning circuit (/θ) has an AND gate (10A) and a restraining Goethe (/θB) in parallel, and each blade is set to the OR gate (/θ).
/θC) are connected to mutually different input sections.
次に動作について説明する。いま、スキャンリング(6
)に対して、特定パターンのデータとして例えば全“O
”データを入力して、前記スキャンリング(6)を構成
するシフ)L/ジスクラッチ(7)の全段全@ 0 #
にセットしようとしているものとする。このときには、
スキャンバッファ(,71の内容を”O”とする代りに
、データ固定フリップフロップ(ff)i”O”にし、
また、データ選択ノリツブフロップ(91Th′/″に
セントする。これにより、シフトレジスタ(例からの出
力がスキャンリング(l、)に入力されることは阻止さ
れ、データ固定フリップフロップ(に)からの出刃であ
る0”がスキャンリング(6)K入力されることになる
。そして、このために、スキャンリング(6)全構成す
るシフトレジスタラッチ(7)の全段て60″がセット
される。また、データ選択フリップ70ツブ(9)が/
”にセットされているときには、スキャンバッファf、
?+からシフトレジスタ(り)へのデータの移動も抑止
するようにされているために。Next, the operation will be explained. Now, Scan Ring (6
), as a specific pattern of data, for example, all “O
”Input the data to check all stages of shift) L/discratch (7) that constitute the scan ring (6).
Assume that you are trying to set it to . At this time,
Instead of setting the content of the scan buffer (,71 to ``O'', set the data fixed flip-flop (ff) i to ``O'',
This also prevents the output from the shift register (example) from being input to the scan ring (l,) and from the data fixing flip-flop (to). 0", which is the cutting edge of the scan ring (6), is inputted to the scan ring (6) K. For this purpose, 60" is set in all stages of the shift register latch (7) that constitutes the entire scan ring (6). .Also, the data selection flip 70 knob (9) is /
”, scan buffer f,
? This is because the movement of data from + to the shift register (ri) is also inhibited.
スキャンリング(6)にデータ全加えるために使用され
るシフトクロックの動作は、スキャンバッファ(3)か
らシフトレジスタ(4’lまでデータを移動する間だけ
待機することは不要となり、スキャンリング(6)の段
数分だけ、所望データを連続して送ることができる。The operation of the shift clock used to add all the data to the scan ring (6) eliminates the need to wait while moving the data from the scan buffer (3) to the shift register (4'l). ) desired data can be sent continuously for the number of stages.
なお、上記実施例においてeよ、スキャンバッファf、
?1%シフトレジスタ(111、データ固定フリップフ
ロップ(ざ)等がサービスプロセッサ(/A)側に設け
られているものとして説明されたけれども、これに限ら
れるものではなく1本体装置(2)側に設けられるよう
にしてもよい。Note that in the above embodiment, e, scan buffer f,
? Although it has been explained that the 1% shift register (111, data fixing flip-flop, etc.) is provided on the service processor (/A) side, it is not limited to this; It may be arranged so that it is provided.
以上説明されたように、適数個のシフトレジスタラッチ
からなるスキャンリングを含む本体装置とこの本体装置
を監視するサービスプロセッサとを含むデータ処理装置
のスキャンイン方式において、データ固定フリップフロ
ップと、データ選択フリップフロップと、前記スキャン
リングに入力されるデータ全前記データ選択フリップフ
ロップの状態に依存して切替える切替制菌回路とが設け
られた構成にされていることから、前記データ選択フリ
ップフロップが所定の状態にあるときに。As explained above, in the scan-in method of a data processing device that includes a main unit including a scan ring consisting of an appropriate number of shift register latches and a service processor that monitors this main unit, data fixing flip-flops and data fixing flip-flops are used. Since the configuration includes a selection flip-flop and a switching sterilization circuit that switches all data input to the scan ring depending on the state of the data selection flip-flop, the data selection flip-flop is set to a predetermined value. when in the state of
前記データ固定フリップフロップからの固定データが直
接的に前記スキャンリングに入力できるようにされ1例
えばハードウェアの初期化のさいVc。The fixed data from the data fixed flip-flop can be input directly to the scan ring 1, for example during hardware initialization.
全10”データのような固定データ全スキャンリングに
入力させるために必要な時間が短縮されるとともに、ハ
ードウェアの初期状態が迅速に実現されるとめう効果が
奏せられる。The time required to input fixed data, such as all 10'' data, into all scan rings is reduced, and the initial state of the hardware is quickly achieved.
第1図は、この発明の実施例によるスキャンイン側脚方
式の概略構成図、第2図は、従来例方式の概略構成図で
ある。
(1)、(/A)はサービスプロセッサ、(λ)は本体
装置、(3)はスキャンバッファ、(4’l Hシフト
レジスタ、(j)は側倒信′号線、(6)はスキャンリ
ング、(7)はシフトレジスタラッチ、It)hデータ
固定フリップフロップ、(9)はデータ選択7リツブフ
ロツブ。
clo)は切替側脚回路。
なお、各図中、同一符号は同一または相当部分を示す。
第2図FIG. 1 is a schematic diagram of a scan-in side leg system according to an embodiment of the present invention, and FIG. 2 is a schematic diagram of a conventional system. (1), (/A) are the service processor, (λ) is the main unit, (3) is the scan buffer, (4'lH shift register, (j) is the sideways signal line, (6) is the scan ring , (7) is a shift register latch, It)h data fixed flip-flop, and (9) is a data selection 7 rib flop. clo) is the switching side leg circuit. In each figure, the same reference numerals indicate the same or corresponding parts. Figure 2
Claims (1)
を含む本体装置とこの本体装置を監視するサービスプロ
セッサとを含むデータ処理装置のスキャンイン制御方式
において、データ固定フリップフロップと、データ選択
フリップフロップと、前記スキャンリングに対して入力
されるデータを前記データ選択フリップフロップの状態
に依存して切替える切替制御回路とが設けられ、前記デ
ータ選択フリップフロップが所定の状態にあるときに前
記データ固定フリップフロップからの固定データが前記
スキャンリングに入力されるようにされたスキャンイン
制御方式。In a scan-in control method for a data processing device including a main unit including a scan ring consisting of an appropriate number of shift register latches and a service processor that monitors the main unit, the data fixing flip-flop, the data selection flip-flop, and the a switching control circuit that switches the data input to the scan ring depending on the state of the data selection flip-flop; A scan-in control method in which fixed data is input to the scan ring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187358A JPS6249448A (en) | 1985-08-28 | 1985-08-28 | Scan in control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187358A JPS6249448A (en) | 1985-08-28 | 1985-08-28 | Scan in control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249448A true JPS6249448A (en) | 1987-03-04 |
Family
ID=16204596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60187358A Pending JPS6249448A (en) | 1985-08-28 | 1985-08-28 | Scan in control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249448A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6478114B2 (en) | 2000-05-31 | 2002-11-12 | Honda Giken Kogyo Kabushiki Kaisha | Lubricating system of internal combustion engine |
-
1985
- 1985-08-28 JP JP60187358A patent/JPS6249448A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6478114B2 (en) | 2000-05-31 | 2002-11-12 | Honda Giken Kogyo Kabushiki Kaisha | Lubricating system of internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5829040A (en) | Keyboard control system | |
| JPH01208012A (en) | Flip-flop circuit | |
| JPS6249448A (en) | Scan in control system | |
| JPS61255433A (en) | arithmetic device | |
| JP2534352B2 (en) | Semiconductor integrated circuit device | |
| JP2514989B2 (en) | Sequential circuit | |
| JPS6249450A (en) | Scan in/out control method | |
| JPS62251805A (en) | Input device for sequence controller | |
| JPH0219870Y2 (en) | ||
| JPS62169066A (en) | Semiconductor integrated logic circuit | |
| JPH02308341A (en) | Microprogram scan read system | |
| JPH05281290A (en) | Data transfer circuit of ic tester sharing storage circuit | |
| JPH01140301A (en) | Sequence control method | |
| JPS6349842A (en) | Data processor | |
| JPS6378234A (en) | Information processor | |
| JPS63169579A (en) | Scan design circuit | |
| JPH02150922A (en) | Deciding system for interruption vector fetch | |
| JPH03164852A (en) | Integrated circuit | |
| JPH0368038A (en) | Information processor | |
| JPS63205582A (en) | LSI test circuit | |
| JPS61807A (en) | Sequence controller | |
| JPS6182253A (en) | Memory bank switching system | |
| JPS6339936B2 (en) | ||
| JPS5916469A (en) | Digital signal switching circuit | |
| JPH05322993A (en) | Semiconductor logic integrated circuit |