JPS6268336A

JPS6268336A - Ｃｍｉ符号デコ−ド回路

Info

Publication number: JPS6268336A
Application number: JP60207843A
Authority: JP
Inventors: Kazuhiko Ito; 和彦伊東; Tsuneo Katsuyama; 勝山　恒男; Shichiro Hayami; 七郎早見
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-09-20
Filing date: 1985-09-20
Publication date: 1987-03-28
Also published as: JPH0562851B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目　次〕概　斐産業上の利用分野　（第８図、第９図）従来の技術　　
　　（第１０図）発明が解決しようとする間悄点問題点を解決するための手段（第１図）作　　用　　　
　　　゛実施例　（第２図〜＄７図）発明の効果〔概　　要〕情＠をフレームに組み、Ｃ，ＶＩ符号を使って伝送され
た情報を復号する回路において、１フレーム内のバイオ
レーションをかけられたビットａを計数して予め設定さ
れているバイオン−ジョン数と比較し、一致しないとき
ｃ、ｖｒ符号を復号するクロックの位相を反転させるこ
とによって、ｃ、ｖｒ符号における符号０の位相に一致
した位相のクロックを選択するようにしたので、０のバ
イオレーションビットを含むＣＭ！符号でも正しく復号
することができる。

〔産業上の利用分野〕

本発明はＣＭＩ　（ＣＯＤＩＩ　ＭＡＲＫ　ＩＮＶＥＲ
８ＩＯＮ）符号のデコード回路に係り、特に１フレーム
内におけるバイオレーションをかけられたビット数をカ
ウントすることによって、ＣＭＩ符号のビット位相の同
期をとるｃ、ｖｒ符号デコード回路に関するものである
。

第８図は本発明が適用される１つのシステム構成を示し
たものであって、ブロック交換方式として知られるもの
であり、リアルタイム性を有する音声などの情報を、バ
ースト性を有するデータ情報とを効率よく一元化して交
換処理しようとするものである。

第Ｓ図において、１１１．・・・・・・、１Ｎ１．・・
・・・・は端末＆ｔｌ。

２１・・・・・・１２Ｎは分散配置モジュール（ＳＺ、
Ａ／）であって、端末装置１１１．・・・・・・は５Ｌ
Ｋ２＋に、端末妄１４１Ｎ１．・・・・・・はＳＬＭ２
ｓに接続されている。各ＳＬＭは同一構成を有し、例え
ばＳＬＭ２＋は、端末装置１目、・・・・・・にそれぞ
れ接続される２１７回４５＋＋、・・・・・・　と、Ｓ
Ｌ＋￥ｆを後述するリング型・・イウエイに接続するリ
ンク回路４１、およびライン回路５１１．・・・・・・
とり／り回ｉ＋ｉ＆４＋とを選択的に接４売１１ｉ１１
１Ｈするプロセッサユニット５１とから構成されている
。

各ＳＬすのリンク回路４１．・・・・・・、４Ｎは、そ
れぞれ上りリンク６１．・・・・・・、６Ｎおよび下り
リンク７１．・・−・・＋７Ｎを介して、タンデムモジ
ュール（Ｔ髪ｆＭ）８　Ｋおケル各ＳＥ９＋、・・・・
・・、　９Ｎ　は同一構成を有し、例えばＳＨ：’ｈは
第９図に示されるようなものであって、１１１は上りリ
ンク６１に接続される速度ｆｍバッファ、１２１はセレ
クタである。セレクタ１２１は速度変換バッファ１１１
および遅延調整バッファ１３１の出力を、図示されない
タイミング回路から線１４１を経て供給される固定タイ
ミングで選択する。セレクタ１２１の出力はドライバ１
５１を介してリング型ハイウェイ１０に接続されている
。　１６１はレシーバであってリング型ハイウェイ１０
に接続され、その出力は遅延調整バッファ１５１および
速度変換バッファ１７１に接続されるとともに、境界識
別回路１８１にも接続されている。１９１はチャネル制
御メモリであって、境界識別回路１８１の出力に応答し
て、速度ｆ換バッファ１７１への誓き込み制御を行う。

速度変換バッファ１７１の出力は下りり／り７１に接続
されている。

本発明はこのようなシステムにおいて、ＣＭＩ符号を復
号する回路の改良を提案しようとするものである。

〔従来の技術〕

第８図および第９図に示されるシステムの動作時各ＥＬ
Ｍとタンデムモジュール８の対応するＳＥとの間には、
第１０図に示されるようなフレームが上りリンクと下り
リンクを介して送受される。第１０図において制御フィ
ールド、情報フィールドおよび信号フレールドは固定長
からなり、制御フィールドはタンデムモジュール８にお
ける各ＳＥヲ制御するために用いられる。情報フィール
ドはチャネル番号１１暇に挿入された１ビツトの境界識
別子Ｂとその後に続く各チャネルの通信情報とからなっ
ている。境界識別子Ｂは情報フィールド中に任意に設定
される通信チャネルの境界を示すものであって、その通
信チャネルを用いて通信される情報がなければ、例えば
第１０図の通信チャネル５，４の場合のように、通信チ
ャネル３のための境界識別子と次の通信チャネル４のた
めの境界識別子とは隣り合わせに設定され、情報があれ
ばその情報量に応じて、次の通信チャネルのための境界
識別子がＩ　ＢＣＵ　（Ｂｌｏｃｋ　Ｃｏｎｔｅｎｔ　
（Ｊｎｉｔ　）　（一定容肴の情報を転送する機能単位
、例えば８ビツト（６４Ｋｂｙｕ＋））の整数倍の可変
ｆＲ報長（ブロック）だけ隔てた位置に設定される。フ
レーム中の境界識別子の総数は常に一定であり、呼の状
帽かチャネルの状態（データ転送中か否かなど）によっ
て変わることはない。そのため境界識別子の順番だけで
、通信チャネルを指定することができる。ただしそのた
めには、情報ビットと境界識別子ビットが区別できる必
要がある。このために、ＣＶＩ符号を利用し、情報ビッ
トの１と０はＣＶＩ符号の１と０に、境界識別子ビット
の０と１はＣＭＩ符号の００バイオレーシヨンと１のバ
イオレーションに各々割当てた。

ところが、従来符号′０゛のバイオレーゾョンは伝送上
はエラービットとみなされるため用いられていなかった
。

すなわちｃ、ｖｒ符号の符号則は、符号′１゛は１周期
の・・イレベルまたはローレベルを用い、これが交互に
現れるようにするものであるのに対し、符号ｒＱｌは１
周期の棒の点でハイレベルからローレベルに変化する符
号を用いるようになっている。

一方、第８図、第９図の回路において、ｃＭｌ符号を復
号するためのクロックとしては、入力ＣＭＩ符号から抽
出されたＡの周期を有するクロックが用いられるが、こ
のクロックの位相は符号′０゛の位相と一致している必
要がある。もしも入力ＣＶＩ符号において符号′０゛に
バイオレーションが施されていると、このような位相を
有するクロックの抽出を安定に行うことが困難になり、
従ってＣＭ！符号の１号を行うことができなくなる。

従って第１０図に示すように、境界識別子Ｂは符号′１
゛のバイオレーションを施したビットのみで表わさざる
を得なかった。

すなわち従来のＣＭＩ復号化時のビット同期方法は′０
゛のバイオレーションビットは存在しないという＠提で
、入力ｃ、ｖｒ符号のビット位相同期をとるようにして
おり、論理′０゛を示すビット間に一定個数以上の逆位
相の′０゛のビットが存在したときは、位相誤りとして
復号用クロックの位相を反転させるようにしていた。

〔発明が解決しようとする問題点〕

しかしながら、情報チャネルの先頭を示す識別子として
１ビット別個に挿入することは、有限なリンク伝送８吐
の損失を招来し好ましくない。そこで各情報チャネルの
先頭ビットにバイオレーションｆｃ施して、これによっ
て各チャネルの境界の識別を行うようにすれば、識別子
として１ビツト挿入する必要がなくリンク伝送容１透の
損失を防止することができる。

このようにした場合、伝送される信号中に論理’Ｏ’　
ト’１’のバイオレーションビット（以下これをそれぞ
れ゛守、Φで表わすものとする）が存在することとなり
、従って４種類のビット′０“　１１１゜’Ｏ，’１’
　を区別することができるようにすることが必要になる
。

本発明のｃ、ｗｒ符号デコード回路は、符号′０゛　と
′１゛にバイオレーションを施されたＣセＩ符号を正し
く受信する、つまりビット同期をとることがでさる回路
形式を提供しようとするものでおる。

〔問題点を解決するだめの手段〕

第１図は本発明の原理的構成を示したものである。

１０１は１のバイオレーション検出手段でろつてＣＭＩ
符号入力における符号１のバイオレーショｙを検出する
。

１０２はクロック選択手段であって、ｃａｎ符号におけ
る符号１０ビット周期と等しい繰り返し周期を有する第
１のクロック（０相クロツク）と、これと１８００位相
を異にする＠２のクロック（π相クロック）とから一つ
のクロックを選択して出力する。

１０３は０のバイオレージ１ン検出手段であって、クロ
ック選択手段１０２によって選択されたクロックによっ
てＣ・ＶＩ符号における符号０のバイオレーションを検
出する。

１０４はバイオレーション数検出手段であって、１のバ
イオレーション検出手段１０１の出力と００バイオレ一
シヨン検出手段１０５の出力とから１フレーム内のバイ
オレーション数ｔｉ数する。

１０５は判定手段であって、バイオレーション計数回路
１０４で計数されたバイオレーション数と予め設定され
たバイオレーション数とを比較して不一致のときクロッ
ク選択手段１０２におけるクロックの選択を反転させる
。

〔作　用〕

本発明のＣＭｒ符号デコード回路では、１７レーム内の
バイオレーションをかけられたビット数を計数して、こ
れを予め設定されているバイオレーション数と比較し、
一致しないときＣＭＩ符号を復号するクロックの位相を
反転させることによって、Ｃ１％ＩＩ符号における符号
００位相に一致した位相の復号用クロックを選択する。

従って本発明によれｉｊ　ＣＭＩ符号中の０゛のバイオ
レークヨ／ピッ＋−’１復号することができ、従って論
理’０”　、　１　、’０’　。

゛１゛ヲ区別して、これらのビットからなるｃ、ｖｒ符
号を正しく復号することができる。

〔実施例〕

第２図は本発明の一実施例の概略構成を示したものであ
って、２１は′１“　のバイオレーション検出回路、２
２は０゛　のパイオレー７ヨン検出回路、２５はオアゲ
ート、２４は１フレ一ム長計数回路、２５はバイオレー
ション計数回路、２６ハオアケート、２７は判定回路で
ある。また′ｏ゛のバイオレーション検出回路２２にお
いて、３１はセレクタ、５２．５５はＤタイプフリップ
７０ツブ（１）Ｆ）、５４はインバータ、３５けＦＩＸ
−ＯＲゲート、５６はアントケート、５７はＤタイプ７
リツグ７０ツブ（ＤＦ）である。

また第５図は第２図における各部動作波形と示す図であ
る。

第２１閾および第５図において、ｃｑＩデータは第７図
における下りリンク７１〜７Ｎ　上のデータであって、
ＮＲＺで示された原理に対応し、１゛のバイオレーショ
ン検出［０１路２１ト、’０’　　のパイオレーあって
、ＣＭＩデータにおけるビット周期と等しい繰り返し周
期を有し、互に１８００位相が異なっていて、セレクタ
３１を経てそのいずれか一万が選択されて　１　のバイ
オレーション検出回路２１と、′０゜のバイオレーショ
ン検出回路におけるＤＦ５２に、またインバータ６４を
経てＤＦ５５におけるそれぞれのクロック端子Ｃに加え
られる。いま判定回路２７のＱ出力が１゛　であって、
セレクタ３１　においてπ相クロックが選択されている
ものとする。

１゛　　のバイオレーション検出回路２１は入力Ｃ，ｓ
ｔｒ　ｆ−夕に１゛のバイオレーションがあると、その
出力Ｑが１゛になる。また０゛　のバイオレーション検
出回路２２は、入力ｃ、Ｖｒデータにおける０゛のバイ
オレーションを検出する機能を有し、検出時はＤＦ５７
のＱ出力が１゛　となる。すなわちいまセレクタ３１で
π相のクロックが選ばれているとするっ　０゛のバイオ
レーションビットはＣＭＩデータの前半が、ローレベル
、Ｃ１すＩデータの後半がハイレベルを示すから、π相
クロックの立上りでＣＭＩデータを打つと前半のデータ
ローレベルを保持する。これがＤＦ５２のＱ出力に表わ
される。

また、Ｏ相りロックの立上りでｃ、ｖｒデータを打つと
、後半のデータハイレベルと保持する。これがＤＦ５５
のＱ出力に相当する。従って、両出力をＥＸ−ＯＲゲー
ト５５に入力すれば、当然ＥＸ−ＯＲゲート３５の出力
は１゛　　となる。また、ＤＦ５２のη出力は１゛とな
っているから、アンドゲート６６の出力は１゛　となる
。この出力をπ相クロックで打ち直したのがＤＦ５７の
Ｑ出力となる。よって、ＤＦ３７のＱ出力が１゛の時、
０゛のパイオレー７ヨ／ピツトを検出したことになる。

リンクビット数は１７レームの長さを定めるために設定
される人力データであって１フレ一ム長計数回路２４に
入力され、１フレ一ム長計数回路２４はこれを計数して
、フレームの先頭で出力ＱＯを１゛　とし、７レームの
最後で出力Ｑ２を１゛　とする。

パイオレー７ヨン計数回路２５はオアゲート２６を経て
′１′、および０゛　のバイオレーション検出信号を端
子Ｅに、１フレ一ム長計数回路２４のＱＯ出力を２端子
ＬＤに、出力Ｑ１を端子Ｃにそれぞれ加えられるととも
に、バイオレーション数を端子りに加えられる。ここで
バイオレーション数は１フレーム内に存在するバイオレ
ーションの故を設定するための入力データであって、第
８図におけるプロセッサユニット５１〜５Ｎによって設
定される。

またＱＯ出力はバイオレーション計数回路にパイオレー
７ヨン数を設定するためのクロックとして、Ｑｌ　出力
はバイオレーション数を計数するだめのクロックとして
用いられる。

バイオレーション計数回ｍ　２５　ハバイオレーション
が検出されるごとに設定されたバイオレーション数から
１ずつ減算し、１フレームの終りで０または−１となっ
たとき、それぞれ出力ＱＯまたはＱｌが１゛　となり、
オアゲート２６を経て１゛が出力される。オアゲート２
６から１１）　　の出力が発生したとき、正しい数のパ
イオレー７ヨ／が存在したものと判断される。

判定回路２７は、１フレ一ム長計数回路２４の出力Ｑ２
　ｋクロックとしてオアゲート２６の出力状態を読み込
む。バイオレーション数が正しいときはその出力Ｑの状
態は変化しないが、連続して所定のフレーム数の間バイ
オレーション数が正しくなかったときは、その出力状態
が反転し、従ってセレクタ３１におけるクロックの選択
が切り替えられる。

セレクタ５１は判定回路２７のＱ出力が０　となったこ
とによって、それまでのπ相クロックに代えてＯ相りロ
ックを選択し、以後Ｏ相りロックによってバイオレーシ
ョン数の計数が行われる。

すなわち本発明の回路では、最初π相またはＯ相のいず
れかのクロックを用いて、１フレーム内のバイオレーシ
ョンがかけられたビット数を計数し、その数が連続して
所定フレーム数一致したときはこのときのクロックが正
しい位相のクロックとみなして以後このクロックによっ
てデータの復号化を行い、連続して所定フレーム数一致
しなかったときはクロックの位相を反転することによっ
て、正しい位相のクロックを得て以後このクロックによ
って復号化を行うようにしている。

このように本発明の回路では、１フレーム中のバイオレ
ーション数を計数して、設定された値と一致したことを
もって、Ｃ・Ｉ、ＩＩ符号を復号するクロックの位相が
正しいことを判断するので、′０ツのバイオレーション
を使用しても、ＣＭＩ符号からなるデータを正しく復号
することができる。

ただし、Ｏ相りロックとπ相クロックのいずれを計数し
てもバイオレーション数が一致する可能性があり得るが
、設定数より１個多いバイオレーシヨンａを有するフレ
ームを、所定バイオレーション数のフレーム中に適当に
挿入することによって、誤った相のクロックでデータを
受信し続ける確率を少くすることができる。

第４図は本発明のｃ、ｖｒ符号デコード回路の４体的構
成例を示したものであって、ｒ）Ｆ１〜ＤＦ９はそれぞ
れＤタイプ７リツプフロツプ、ＪＫｌ、ＪＫ２はＪＫフ
リップ７ａツブ、ＳＨ：Ｌｌ−５ＥＬ５はセレクタ、Ｃ
ＮＴ　１〜ＣＮＴ４はカウンタ、Ｇ１〜Ｇ９はゲート、
Ｎ０Ｒ１〜Ｎ０Ｒ６はノアゲート、ＥＮＯＲは排他的論
理和（ｇＸ−ＮＯＲ）ゲート、ＳＲ１はセレクタである
。

また第５図、４６図、第７図は第４図の回路における谷
部動作波形を示したもので、第５図はパイオレー７ヨン
検出信号ＶＤｇＴｏの発生に関する部分の動作を説明し
、第６図は検出されたバイオレーション数と所定バイオ
レーション数との一致検出に関する部分の動作を説明し
、第７図は保護回路の動作を説明している。

第５図ないし第７図において、ＮＲＺはＮＲＺ符号で表
された原データ、ＲＤＴＣは原データに対応するｃｖｒ
符号化されたデータ、ＲＣＫＣはデータＲＤＴＣから抽
出された原１君号の２倍の繰り返し明期を有するクロッ
ク、Ｏ相りロック、π相クロックはそれぞれクロックＲ
ＣＫＣを２分周したＯ相およびπの所定パイナレーショ
ン数を示すデータである。

第４図および第５図において、入力データＲＵＩ’Ｃは
ＤＦｌのデータ端子りに加えられ、クロック端子Ｃのク
ロックＲＣＫＣによって打ち直されて、出力ＤＦ１Ｑを
生じる。一方、クロックＲＣＫＣばＤＦ２のりロック端
子に加えられ、２分周されて端子Ｑ、ＱにＯ相りロック
とπ相クロックとを生じる。この場合、端子Ｑ、ηのい
ずれがＯ相またはπ相となるかはＩｔ源オン時の状態に
よって定まる。セレクタＳＥＬ　１　はＤＦ２のＱ、η
出力のいずれかを選択してπ相クロックを出力するが、
この場合セレクタＥＥＬ　１を制（財）するセレクタＳ
Ｒ１の出力状態も不明である。

出力ＤＦ１ＱはＤＦ５のデータ端子りに加えられ、端子
Ｃのクロックによって打ち直されて出力ＤＦＳＱを生じ
るが、出力ＤＦ５　Ｑは、クロックがＯ相であるかπ相
であるかに従ってそれぞれＤＦ５Ｑ（０）またはＤＦ５
Ｑ（π）となる。ＤＦ４はイ／バータＩＮＶ　Ｉ　を経
て反転して供給されたセレクタ５ＩＥＬ１　　の出力を
クロックとして、出力ＤＦｓＱｔ’Ａクロック遅延させ
、排他的論理和ゲートＥＮＯＲはこの４延出力と出力Ｄ
Ｆ５Ｑ　との一致をとって出力を発生する。ゲートＧ２
は出力ＤＦ５ＱとＥＮＯＲ出力とのアンドをとり、ゲー
トＧ５はＤＦ５Ｑの反転出力とＥＮＯＲ出力とのアンド
？とり、ゲートＧ１はＤＦ５Ｑの反転出力とｇＮｏ　Ｒ
出力の反転出力とのナンドをとることによって、ツレ（
’　レハイレペルの’１’　（’Ｉｊ）　ドローレベル
の１１″（′１Ｌ−および０゛のバイオレーション′０
゛を演出する。これらの各出力はＤＦ５においてセレク
タ５ＥＬ１　　の出力クロックによって打ち直されて、
それぞれＤＦ５Ｑ１出力、　　Ｉ）Ｆ５Ｑ２出力、　　
ＤＦ５ＱＯ出力を生じる。またＥＮＯＲ出力をＤＦ５で
打ち直した出力π相↑ＶＲＺは、復号化された原信号で
ある。

ＪＫフリツブフロツ７’　ＪＫ１ハノ・イレベルの１゛
（’１）１’）が生じたときこれを保持してＪＫ１Ｑ出
力を生じ、引き続いて１Ｈ゛が生じたとき、ゲートＧ５
はＪＫ１Ｑ出力とのアンドをとることによって、ノ１イ
レベルの１゛　のバイオレーションを表わす出力゛♀Ｈ
°を生じる。同様に、ＩＫ２はローレベルの１゛（’Ｉ
Ｌ’）が生じたときこれを保持してＪＫ２　Ｑ　出力を
生じ、引き続いて１ｔ’が生じたとき、ゲートＧ６はＪ
Ｋ２Ｑ出力とのア、ンドをとることによって、ローレベ
ルの１゛の・５イ十レーシヨンを表す出力“１Ｃを生じ
る。両出力はノアゲートＮ０Ｒ２で加算されて、１のバ
イオレーション（ｉ−表す出力゛１゛の負極性の出力を
生じる。さらにナントゲートＧ７において１゛のバイオ
レーションを表す信号゛１゛の負極性の出力と、０のバ
イオレーションを表わす信号゛０°の負極性の出力とを
加算することによって、パイオレー７ヨンの存在を示す
信号ＶＤＥｊＴａを出力する。

第４図および第６図において、カウンタＣＮＴ１は１フ
レーム長を示すｍａ’ｘリンクビット数をロードされ、
セレクタＳＦ：Ｌ　１　の出力クロックをカウントして
ロードされた値（ＦＦＥ）に達したときゲートＧ４から
出力所を発生すると同時に、再び１α２す／クビット数
をロードする。出力刀曜はフレームの区切りを示してい
る。ノアゲー１−　Ｎ０Ｒ１は出力ＦＦＩＥとセレクタ
５ＥＬ１の出力クロックのノアを演算し、ＤＦ７はこの
出力をクロックＩＩＣＫＣで打ち直して万出力にカラ／
りＣＨＦ２のロード信号ＣＷＴ。

ＬＤ　を生じる。一方、ＤＦ６は出力ｈＴをクロックＲ
ＣＫＣで打ち直して出力ＤＦ６Ｑを生じ、セレクタＳｇ
：Ｌ４は出力ＤＦＱ６とその反転出力によって切り替え
られて、セレクタＳＥＬ　１の出力クロックとクロック
ＲＣＫＣとを選択して、カウンタＣ／ｖ７′２に対する
クロックＣＮｉ’２９　ｉ発生する。クロックＣＭ’ｌ
’２．Ｃはバイオレーション故をカウントするバイオレ
ーンヨ／カウントクロックであり、ロード信号ＣＮ’ｌ
’２．ＬＤの中央部に対応するＡの部分のクロックによ
ってカウンタＣＷＴ２に対するｍａｔバスケット番号の
ロードを行うとともに、それ以外の部分のクロックによ
ってカウンタＣＮＴ２におけるバイオレーション信号Ｖ
ＤＥＴａのカウントを行う。

カラ／りＣＨＦ２は所定バイオレーションビット数を示
すｍｎＺバスケット番号（例えば００またはＦＦ″）を
ロード信号ＣＮＴ、ＬＤによってロードされ、バイオレ
ーション１言号ｖＤｇｒ０の発生ごとにイネーブルされ
て、クロックＣＮ１”２　、Ｃをカウントして＋１する
。１フレーム終了時カウント値がＦＦまたは００となっ
ていたときは、設定したｍａｚバスケット数と一致した
か又は１個多かった場合でありノアゲートＮ０Ｒ４を経
て出力を発生し、ＤＦ８はＤＦ７のＱ出力（ｍａｘ　Ｆ
ＩＮＯ一致判定タイミング）によってノアゲートＮ０Ｒ
４の出力状態を保持する。すなわちＤＦ８の間出力は、
カウントされたバイオレーシヨンビット致ト所定バイオ
レーションビット数トの一致（１個多い場合も含む）ま
たは不一致を示すｍａｘＢＮｏ　　一致信号である。こ
こで所定バイオレーションビットａよりも１個多い場合
も一致とした理由は、先に説明したようにＹＯ相ジクロ
ツクπ相クロックのいずれを計数してもバイオレーショ
ン数が一致し、唄った相クロックでデータ受信し続ける
確率を少なくできることにある。本実施例においてはフ
レーム同期用ビットに連続４フレームにおいてバイオレ
ーションをかけ、その後の連続４フレームにおいてはバ
イオレーションをかけないというフレームパターンをく
り返し発生している。

ｍａｘ　ＢＮＯ一致信号はそのままおよびインバータＩ
ＮＶ２を経て反転されてセレクタＳｇＬ２．５ＥＬ５に
加えられ、セレクタＳＲ１の出力Ｑ、Ｑの状態に応じて
、ＤＦ９のＱ出力（判定クロック）によってフレームご
とにいずれか一方のセレクタの出力が選択されて、それ
ぞれカウンタＣＮＴ５−！たはＣＷＩ’４に加えらｆし
てカウントされ、同時に選択さ１なかった＋Ｕｌｉのカ
ラ／りはクリアさｎる。　ＳＲフリップフロッグＳＲ１
の出力（Ｊ、ηはセレクタｓｇｒ、１　においてＯ相り
ロックとπ相クロックとを選択するものであるか、初期
状態でいずれの状態をとるかは成源投入時定まり不定で
ある。

第４図および第７図において、いま初期状態でＯ相りロ
ックが選択されていたとすると、カウンタＣＮＴ２ハＯ
相クロックによってバイオレーションビットをカウント
し、それに基づいてカウンタＣＮＴ５　がｍａｘ　ＢＭ
Ｑ一致信号をカウントする。この場合バイオレーション
のビットＲｌｄ　ｍＬＬｘバスケット番号と一致しない
のでカウンタＣＭＴ　５は不一致数をカウントし、カウ
ント（直はフレームごとに増加して０〜４に変化する。

カラｙりＣｔＳＩＴ５は４まで数えたとき出力Ｑ２が０
°　　になり、これによってＳＲフリップ７０ツブＳＲ
１は反転して万出力を生じて、セレクタ５ＥＡＬ　１　
においてπ相クロックが選択される。そしてこれ以降は
バイオレーションビット数はセットされた数と一致する
ので、カウンタＣＮｉ’５　、Ｃ’ＮＹ’　４の出力は
いずれも′ｏ′である。

もしも連続して４フレ一ム以内のノイズがあったときは
カウンタＣＮＴ４はＱ２出力を発生するに到らないので
、π相クロック選択の状態は変化しないか、４フレ一ム
以上ノイスが連続したときはカウンタＣＮＴ４がＱ２出
力を発生するのでＳＲフリップフロップＳＲ１は再び反
転し、Ｏ相りロックが選択される。しかしながらこの状
態ではｍａｒ　ＥＮＯ一致信号は不一致を示すので、４
フレーム後に再びＳＲ７リツプ７０ツブＳＲ１が反転し
てπ相クロックが選択される。第７図においては、　Ｓ
ＲフリップフロップＳＲ１によるＯ相りロック選択とπ
相クロック選択の切り替えが、バイオレーションを示す
識別子数と所定バイオレーション数との一致（−で示す
）と不一致（不で示す）とに応じて行われることが示さ
れている。

〔発明の効果〕

以上説明したように本発明のＣＫＩデコード回路によれ
ば、満埋’０’　、　’１’　、　’０’のバイオレー
ション。

１°のバイオレーションの各ビットを区別スルコとがで
キ、従って０°のバイオレーションビットを含むＣｑＩ
符号でも、ビット同期をとって正しく復号することがで
きる。従って各チャネルのデータの境界を示すだめの４
別子として専用に１ビツト挿入しないでも、各チャネル
の先頭データにバイオレーションを施すことによって、
境界識別の目的を達することができ、リンク伝送容量の
損失を防止することができる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第４図は本発明
の回路の具体的構成例を示す図、第５図ないし８７図は
第４図の回路における各部動作波形を示す図であって、
第５図はバイオレーション検出信号ＶＤＥ’ｌ’ａの発
生を説明する図、第６図は検出されたバイオレーション
数と所定バイオレーション数との一致検出を説明する図
、第７図は保護回路の動作を説明する図、第８図は本発
明が適用されるシステムの構成を示す図、第９図はスイッチングエレメントの構成を示す図、第１０図はフレームフォーマットを示す図である。２１・・パ１゛　のバイオレーション検出回路、２２・
・・′０゛のバイオレーション検出回路、２５．２６・
・・オアゲート２４・・・１フレ一ム長計数回路、２５・・・バイオレーション計数回路、２７・・・制定
回路、５１・・・セレクタ、３２．３３．３７・・・Ｄタイプフリップフロップ（Ｄ
Ｆ）、５４・・・イ／パータ、

Claims

【特許請求の範囲】情報をフレームに組み、ＣＭＩ符号を使つて伝送された
情報を復号する回路において、該ＣＭＩ符号における符号１のバイオレーシヨンを検出
する１のバイオレーシヨン検出手段（１０１）と、ＣＭＩ符号における符号１のビット周期と等しい周期を
有する第１のクロックとこれと１８０°位相を異にする
第２のクロックとから、一つのクロックを選択して出力
するクロック選択手段（１０２）と、該選択されたクロ
ックによつてＣＭＩ符号における符号０のバイオレーシ
ヨンを検出する０のバイオレーシヨン検出手段（１０３
）と、前記１のバイオレーシヨン検出手段（１０１）の出力と
前記０のバイオレーシヨン検出手段（１０３）の出力と
から１フレーム内のバイオレーシヨン数を計数するバイ
オレーシヨン数計数手段（１０４）と、該計数されたバ
イオレーシヨン数と設定されたバイオレーシヨン数とを
比較して不一致のとき前記クロック選択手段（１０２）
におけるクロックの選択を切り替える判定手段（１０５
）とを具えたことを特徴とするＣＭＩ符号デコード回路
。