JPS6276310A - 低域通過フィルタ - Google Patents
低域通過フィルタInfo
- Publication number
- JPS6276310A JPS6276310A JP61209148A JP20914886A JPS6276310A JP S6276310 A JPS6276310 A JP S6276310A JP 61209148 A JP61209148 A JP 61209148A JP 20914886 A JP20914886 A JP 20914886A JP S6276310 A JPS6276310 A JP S6276310A
- Authority
- JP
- Japan
- Prior art keywords
- input
- filter
- voltage
- low
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 description 24
- 230000003111 delayed effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
Landscapes
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、多チャンネル・アナログ信号取り込み装置に
使用して好適な低域通過フィルタに関する。
使用して好適な低域通過フィルタに関する。
［従来技術］
アナログ信号取り込み装置においては、複数の異なるア
ナログ信号の各々を、順次、アナログデジタル変換器（
ＡＤＣ）の入力端に切り替え入力するデジタル制御マル
チプレクサを用いて連続的に高速サンプリングすること
により複数の異なるアナログ信号の波形データが同時に
取り込まれる。
ナログ信号の各々を、順次、アナログデジタル変換器（
ＡＤＣ）の入力端に切り替え入力するデジタル制御マル
チプレクサを用いて連続的に高速サンプリングすること
により複数の異なるアナログ信号の波形データが同時に
取り込まれる。
ＡＤＣは、各波形のＤＣ電圧レベルをこれに比例した大
きさのデジタルデータに変換するためのものであり、こ
のデジタルデータは取り込み装置のランダムアクセスメ
モリ（ＲＡＭ）内に記憶される。
きさのデジタルデータに変換するためのものであり、こ
のデジタルデータは取り込み装置のランダムアクセスメ
モリ（ＲＡＭ）内に記憶される。
［発明が解決しようとする問題点］
サンプリングされた波形が雑音を含んでいる場合、通常
６０Ｈｚ以上で６０ｄＢ以上の減衰特性を有する低域通
過フィルタによりマルチプレクサ出力内の高周波成分を
除去することが望ましいが、このようなフィルタでは、
２個の隣接するサンプル信号間の電圧差が比較的大きい
場合、信号が変化して１２ビット精度内に落ち着くまで
に通常３００ｍ秒に及ぶ時間を要する。このため、マル
チプレクサをチャンネルからチャンネルと切り替える走
査周波数は、通常、フィルタのスルーレートによって約
３チヤンネル／秒に限定される。これでは遅すぎて殆ど
の交流波形（よ適切なサンプリングが行えない。従って
、マルチプレクサが高速に多数の波形のサンプリングを
行ない得るように高いスルーレートを有する低域通過フ
ィルタが必要とされる。
６０Ｈｚ以上で６０ｄＢ以上の減衰特性を有する低域通
過フィルタによりマルチプレクサ出力内の高周波成分を
除去することが望ましいが、このようなフィルタでは、
２個の隣接するサンプル信号間の電圧差が比較的大きい
場合、信号が変化して１２ビット精度内に落ち着くまで
に通常３００ｍ秒に及ぶ時間を要する。このため、マル
チプレクサをチャンネルからチャンネルと切り替える走
査周波数は、通常、フィルタのスルーレートによって約
３チヤンネル／秒に限定される。これでは遅すぎて殆ど
の交流波形（よ適切なサンプリングが行えない。従って
、マルチプレクサが高速に多数の波形のサンプリングを
行ない得るように高いスルーレートを有する低域通過フ
ィルタが必要とされる。
本発明の目的は、高スルーレートを有する新規かつ改良
された低域通過フィルタを提供することである。
された低域通過フィルタを提供することである。
本発明の他の目的は、選択的に低域通過または全域通過
特性を有する新規かつ改良されたフィルタを提供するこ
とである。
特性を有する新規かつ改良されたフィルタを提供するこ
とである。
本発明の他の目的は、低周波入力信号が選択的に低域通
過濾波され、高周波信号が広域通過濾波される複数の電
圧入力信号の高速走査・濾波装置を提供することである
。
過濾波され、高周波信号が広域通過濾波される複数の電
圧入力信号の高速走査・濾波装置を提供することである
。
［概要］
本発明によるアクティブ低域通過フィルタの帯域幅及び
スルーレートは直列接続抵抗素子及び分路容量素子から
成る入力ＲＣ回路網によって決まり、このフィルタの出
力電圧は容量素子の電荷によって決まる。そこで、入力
電圧の変化に応じてＲＣ回路網の直列接続抵抗素子を一
時的に短絡する手段を設け、これにより分路容量素子の
定常状態レベルへの高速の充電または放電を可能にし、
フィルタ出力が高速に入力電圧変化に追従するようにし
ている。この後、抵抗素子の短絡を解除し、通常の濾波
動作を可能にする。例えば、出力がｎビット精度内に安
定するまでに３００ｍ秒の公称スル一時間を要する６
０Ｈｚで６０ｄＢの減衰特性のフィルタ回路に用いた場
合、抵抗素子の一時的短絡により典型的にはスル一時間
を５００μ秒以下に減少させることができる。
スルーレートは直列接続抵抗素子及び分路容量素子から
成る入力ＲＣ回路網によって決まり、このフィルタの出
力電圧は容量素子の電荷によって決まる。そこで、入力
電圧の変化に応じてＲＣ回路網の直列接続抵抗素子を一
時的に短絡する手段を設け、これにより分路容量素子の
定常状態レベルへの高速の充電または放電を可能にし、
フィルタ出力が高速に入力電圧変化に追従するようにし
ている。この後、抵抗素子の短絡を解除し、通常の濾波
動作を可能にする。例えば、出力がｎビット精度内に安
定するまでに３００ｍ秒の公称スル一時間を要する６
０Ｈｚで６０ｄＢの減衰特性のフィルタ回路に用いた場
合、抵抗素子の一時的短絡により典型的にはスル一時間
を５００μ秒以下に減少させることができる。
更に、本発明によれば、多数のアナログ波形をサンプリ
ングするマルチプレクサを設け、アナログデータ取り込
み装置に一連のアナ四グサンプル入力電圧を供給する。
ングするマルチプレクサを設け、アナログデータ取り込
み装置に一連のアナ四グサンプル入力電圧を供給する。
このマルチプレクサの出力は低域通過フィルタで濾波さ
れる。マルチプレクサが新しし）アナログ信号をサンプ
リングするために状態を切り替える間に、直列抵抗素子
は一時的に短絡されて出力電圧を高速変化させた後、短
絡を解除して通常の低域通過動作に戻る。フィルタの出
力はラッチ手段を介してデータ取り込み装置に入力され
る。入力クロック信号に同期してマルチプレクサを切り
替え、抵抗素子を短絡・短絡解除し、ラッチ手段を操作
する制御手段も設けられる。例えば毎秒３チヤンネルの
マルチプレクサ入力信号走査周波数を許容する典型的フ
ィルタ回路に対して、抵抗素子の一時的短絡を採用すれ
ばマルチプレクサ走査周波数は毎秒数１００チャンネル
以上にまで上げることができる。
れる。マルチプレクサが新しし）アナログ信号をサンプ
リングするために状態を切り替える間に、直列抵抗素子
は一時的に短絡されて出力電圧を高速変化させた後、短
絡を解除して通常の低域通過動作に戻る。フィルタの出
力はラッチ手段を介してデータ取り込み装置に入力され
る。入力クロック信号に同期してマルチプレクサを切り
替え、抵抗素子を短絡・短絡解除し、ラッチ手段を操作
する制御手段も設けられる。例えば毎秒３チヤンネルの
マルチプレクサ入力信号走査周波数を許容する典型的フ
ィルタ回路に対して、抵抗素子の一時的短絡を採用すれ
ばマルチプレクサ走査周波数は毎秒数１００チャンネル
以上にまで上げることができる。
更に、本発明によれば、抵抗素子が短絡されたとき分路
容量素子を選択的に開放するスイッチ手段が設けられる
。これによってフィルタの帯域幅を拡張し、フィルタの
高入力インピーダンスを維持しながらより高周波の入力
信号を通過させることができる。このフィルタを切り替
え入力データ取り込み装置に用いると、低周波入力信号
に対して低域通過モード、高周波入力信号に対して全域
通過モードでフィルタを動作させ、低周波入力信号と高
周波入力信号を交互に取り込むこともできる。
容量素子を選択的に開放するスイッチ手段が設けられる
。これによってフィルタの帯域幅を拡張し、フィルタの
高入力インピーダンスを維持しながらより高周波の入力
信号を通過させることができる。このフィルタを切り替
え入力データ取り込み装置に用いると、低周波入力信号
に対して低域通過モード、高周波入力信号に対して全域
通過モードでフィルタを動作させ、低周波入力信号と高
周波入力信号を交互に取り込むこともできる。
［実施例］
第１図に示した周知のバタワース（ソレン・キー）型フ
ィルタ１０は、入力電圧Ｖｉに応じて低域通過濾波され
た出力信号Ｖｏを発生する。フィルタ１０は、その非反
転入力端にＲＣ回路網を介してフィルタ入力信号Ｖｉを
受ける。このＲＣ回路網は、１対の直列接続された抵抗
Ｒ１、Ｒ２及び非反転入力端と接地間に接続された分路
コンデンサＣ１から成る。フィルタ１０の出力は増幅器
１２の出力電圧■０であり、この電圧は抵抗Ｒ３及びＲ
４を介して増幅器１２の反転入力端に帰還される。抵抗
Ｒ４の抵抗値は可変である。
ィルタ１０は、入力電圧Ｖｉに応じて低域通過濾波され
た出力信号Ｖｏを発生する。フィルタ１０は、その非反
転入力端にＲＣ回路網を介してフィルタ入力信号Ｖｉを
受ける。このＲＣ回路網は、１対の直列接続された抵抗
Ｒ１、Ｒ２及び非反転入力端と接地間に接続された分路
コンデンサＣ１から成る。フィルタ１０の出力は増幅器
１２の出力電圧■０であり、この電圧は抵抗Ｒ３及びＲ
４を介して増幅器１２の反転入力端に帰還される。抵抗
Ｒ４の抵抗値は可変である。
コンデンサＣ１がある定常状態電圧に充電されたとき、
抵抗Ｒ１，Ｒ２を通過する微小電流により抵抗Ｒ１，Ｒ
２の両端に微小オフセット電圧降下（Ｖｏ ｆ ｆ＝Ｖ
１＋Ｖ２）が生じ、コンデンサＣの増幅器非反転入力端
側の電圧は（Ｖｉ−Ｖｏｆｆ）になる。帰還抵抗Ｒ４は
、抵抗Ｒ３，Ｒ４を通って増幅器１２の反転入力端に流
入する定常状態電流が同様の電圧降下を抵抗Ｒ３，Ｒ４
の両端に生じせしめるように調節される。増幅器１２の
入力インピーダンスがＲ３＋Ｒ４に比べて大であり、且
つ増幅器１２の公称利得が大であれば、増幅器１２の反
転入力端の定常状態電圧と略等しい。
抵抗Ｒ１，Ｒ２を通過する微小電流により抵抗Ｒ１，Ｒ
２の両端に微小オフセット電圧降下（Ｖｏ ｆ ｆ＝Ｖ
１＋Ｖ２）が生じ、コンデンサＣの増幅器非反転入力端
側の電圧は（Ｖｉ−Ｖｏｆｆ）になる。帰還抵抗Ｒ４は
、抵抗Ｒ３，Ｒ４を通って増幅器１２の反転入力端に流
入する定常状態電流が同様の電圧降下を抵抗Ｒ３，Ｒ４
の両端に生じせしめるように調節される。増幅器１２の
入力インピーダンスがＲ３＋Ｒ４に比べて大であり、且
つ増幅器１２の公称利得が大であれば、増幅器１２の反
転入力端の定常状態電圧と略等しい。
増幅器１２の出力端は、コンデンサＣ２を介して抵抗Ｒ
１，Ｒ２の中間点にも接続されろ。フィルタ１０の伝達
関数は、次式のごとくこの回路の出力インピーダンス（
Ｘｏ）を入力−インピーダンス（Ｘｉｎ）で割ったもの
である。
１，Ｒ２の中間点にも接続されろ。フィルタ１０の伝達
関数は、次式のごとくこの回路の出力インピーダンス（
Ｘｏ）を入力−インピーダンス（Ｘｉｎ）で割ったもの
である。
Ｘｏ／Ｘ、ｎ＝ ［（ＲＩＲ２Ｃ２） ＣＩ］ −１ｘ
［ｓ ２＋ （（Ｒ１＋Ｒ２） ／ （ＲＩＲ２Ｃ２
） ） ｓ ＋ （１／ＲＩＲ２Ｃ２） ＣＩ］ −’
この式（よ、次式のようなＲＬＣフィルタの伝達関数と
等価である。
［ｓ ２＋ （（Ｒ１＋Ｒ２） ／ （ＲＩＲ２Ｃ２
） ） ｓ ＋ （１／ＲＩＲ２Ｃ２） ＣＩ］ −’
この式（よ、次式のようなＲＬＣフィルタの伝達関数と
等価である。
Ｘ０／ Ｘ＋、＝［１／ＬＣＩ／ ［ｓ′２＋ （Ｒｏ
／Ｌ） ｓ＋ （１／ＬＣ）］ここに、 Ｒ０，Ｒ１＋
Ｒ２，Ｌ−（ＲＩＲ２Ｃ２） 、 Ｃ＝Ｃ１＝Ｃ２であ
る。
／Ｌ） ｓ＋ （１／ＬＣ）］ここに、 Ｒ０，Ｒ１＋
Ｒ２，Ｌ−（ＲＩＲ２Ｃ２） 、 Ｃ＝Ｃ１＝Ｃ２であ
る。
減衰は４０ｄＢ／ｄｅｃ （即ち１２ｄＢ１０Ｃｔ）
、回路の帯域幅、即ち一３ｃｌＢ減衰（■。−０，７０
７Ｖ、、）周波数ω２はω、＝ （１／ＬＣ） １′
２［１−（Ｒ，Ｒ，Ｃ／４Ｌ）］ １／！Ｌラシ゛アン
／Ｓまたは、Ｒ，、Ｌ、Ｃを［１］式に代入すれば。
、回路の帯域幅、即ち一３ｃｌＢ減衰（■。−０，７０
７Ｖ、、）周波数ω２はω、＝ （１／ＬＣ） １′
２［１−（Ｒ，Ｒ，Ｃ／４Ｌ）］ １／！Ｌラシ゛アン
／Ｓまたは、Ｒ，、Ｌ、Ｃを［１］式に代入すれば。
ω、 ＝ （１／ＲＩＲ２ＣＩＣ２） ”’ ［（Ｒ１
＋Ｒ２） ２Ｃ１／４ （ＲＩＲ２Ｃ２）］１″ラシ゛
アン／Ｓ フィルタ入力電圧Ｖｉが成るＤＣレベルから他のＤＣレ
ベルへ変化するとき、抵抗Ｒ１，Ｒ２に電流が流れコン
デンサＣ１を充電又は放電すると共に、抵抗Ｒ１を流れ
る電流がコンデンサＣ２を充電又（よ放電する。両コン
デンサの充放電には時間を要するので、出力電圧ＶＯの
変化ζよ、入力電圧Ｖｉの変化に遅れて追従する。出力
電圧■０が入力電圧に対応する定常状態レベルに達する
に足る十分な時間、入力電圧Ｖｉが定常状態電圧に維持
されれば、コンデンサＣ１の両端電圧は、Ｖｉ−Ｖｏｆ
ｆに保たれ、コンデンサＣ２の両端電圧１まＶｌに落ち
着く。
＋Ｒ２） ２Ｃ１／４ （ＲＩＲ２Ｃ２）］１″ラシ゛
アン／Ｓ フィルタ入力電圧Ｖｉが成るＤＣレベルから他のＤＣレ
ベルへ変化するとき、抵抗Ｒ１，Ｒ２に電流が流れコン
デンサＣ１を充電又は放電すると共に、抵抗Ｒ１を流れ
る電流がコンデンサＣ２を充電又（よ放電する。両コン
デンサの充放電には時間を要するので、出力電圧ＶＯの
変化ζよ、入力電圧Ｖｉの変化に遅れて追従する。出力
電圧■０が入力電圧に対応する定常状態レベルに達する
に足る十分な時間、入力電圧Ｖｉが定常状態電圧に維持
されれば、コンデンサＣ１の両端電圧は、Ｖｉ−Ｖｏｆ
ｆに保たれ、コンデンサＣ２の両端電圧１まＶｌに落ち
着く。
入力電圧Ｖｉが、第１のＤＣ電圧レベルから第２の電圧
レベルへ急峻に変化するとき、出力電圧Ｖｏは時定数Ｒ
Ｉ Ｃ１で決まるスルーレートで第２ＤＣ電圧レベルに
対応するレベルまで上昇又は下降する。
レベルへ急峻に変化するとき、出力電圧Ｖｏは時定数Ｒ
Ｉ Ｃ１で決まるスルーレートで第２ＤＣ電圧レベルに
対応するレベルまで上昇又は下降する。
Ｒ１及びＣ１の値が６０Ｈｚ・６０ｄＢ減衰特性に選ば
れる典型的な例では、出力電圧が１２ビツトの精度（１
／４０９６）内の安定な値にまで変化して落ち着くまで
に３００ｍ秒のオーダーの時間を要する。
れる典型的な例では、出力電圧が１２ビツトの精度（１
／４０９６）内の安定な値にまで変化して落ち着くまで
に３００ｍ秒のオーダーの時間を要する。
第１図は、入力電圧Ｖｉの変化に対してかなりスルーレ
ートを増加させることができる本発明による低域通過フ
ィルタ２０の回路図である。フィルタ２０（よ、第４図
の従来のバタワース型フィルタ１０の対応する要素と同
様に相互接続された演算増幅器１２、抵抗Ｒ１〜Ｒ４、
及びコンデンサＣＩ、Ｃ２から成る。但し、これらの要
素に加えて、フィルタ２０は、小抵抗Ｒ５Ｇ抵抗Ｒ１に
選択的に並列接続するためのスイッチ手段ＳＷＩと、他
の小抵抗Ｒ６を抵抗Ｒ１，Ｒ２に選択的に並列接続する
ためのスイッチ手段ＳＷ２とを有する。
ートを増加させることができる本発明による低域通過フ
ィルタ２０の回路図である。フィルタ２０（よ、第４図
の従来のバタワース型フィルタ１０の対応する要素と同
様に相互接続された演算増幅器１２、抵抗Ｒ１〜Ｒ４、
及びコンデンサＣＩ、Ｃ２から成る。但し、これらの要
素に加えて、フィルタ２０は、小抵抗Ｒ５Ｇ抵抗Ｒ１に
選択的に並列接続するためのスイッチ手段ＳＷＩと、他
の小抵抗Ｒ６を抵抗Ｒ１，Ｒ２に選択的に並列接続する
ためのスイッチ手段ＳＷ２とを有する。
更に、フィルタ２０は、選択的に増幅器１２の出力電圧
Ｖｏを直接反転入力端に接続して抵抗Ｒ３、Ｒ４を側路
するためのスイッチ手段Ｓ３と、コンデンサＣ１を増幅
器１２の反転入力端から選択的に切り離すためのスイッ
チ手段Ｓ４を有する。スイッチ手段ＳＷＩ〜５Ｗ４１よ
、入力デジタル信号に応じて切り替え状態が制御される
（スイッチＳＷ１〜ＳＷ３ば端子Ａが低のとき閉成され
、スイッチＳＷ４は端子Ｂが低のとき閉成される）高速
電子スイッチであることが望ましい。
Ｖｏを直接反転入力端に接続して抵抗Ｒ３、Ｒ４を側路
するためのスイッチ手段Ｓ３と、コンデンサＣ１を増幅
器１２の反転入力端から選択的に切り離すためのスイッ
チ手段Ｓ４を有する。スイッチ手段ＳＷＩ〜５Ｗ４１よ
、入力デジタル信号に応じて切り替え状態が制御される
（スイッチＳＷ１〜ＳＷ３ば端子Ａが低のとき閉成され
、スイッチＳＷ４は端子Ｂが低のとき閉成される）高速
電子スイッチであることが望ましい。
端子Ａが高、端子Ｂが低のとき、スイッチＳＷ１〜ＳＷ
３は開放、スイッチＳＷ４は閉成される。
３は開放、スイッチＳＷ４は閉成される。
この状態では、フィルタ２０は、第４図のバタワース型
フィルタと同様の低域通過フィルタとして働く。そこで
、端子Ａが低になると、スイッチＳＷ１〜ＳＷ３は閉成
される。このとき、抵抗Ｒ５、Ｒ６が抵抗Ｒ１、Ｒ２に
比較して無視できる程度に小さければ、コンデンサＣ１
、Ｃ２は入力電圧レベルの任意のステップ変化に応答し
て急速に充電または放電する。なぜなら、抵抗Ｒ１、Ｒ
２による制限がなくなるので、比較的大きい充放電電流
がコンデンサＣ１、Ｃ２に働くからである。コンデンサ
Ｃ１、Ｃ２が成る定常状態電圧レベルにまで放電または
充電されたとき、入力電圧Ｖｉより抵抗Ｒ６の無視でき
る程小さい電圧降下分だけ低い電圧が増幅器１２の非反
転入力端に現われる。
フィルタと同様の低域通過フィルタとして働く。そこで
、端子Ａが低になると、スイッチＳＷ１〜ＳＷ３は閉成
される。このとき、抵抗Ｒ５、Ｒ６が抵抗Ｒ１、Ｒ２に
比較して無視できる程度に小さければ、コンデンサＣ１
、Ｃ２は入力電圧レベルの任意のステップ変化に応答し
て急速に充電または放電する。なぜなら、抵抗Ｒ１、Ｒ
２による制限がなくなるので、比較的大きい充放電電流
がコンデンサＣ１、Ｃ２に働くからである。コンデンサ
Ｃ１、Ｃ２が成る定常状態電圧レベルにまで放電または
充電されたとき、入力電圧Ｖｉより抵抗Ｒ６の無視でき
る程小さい電圧降下分だけ低い電圧が増幅器１２の非反
転入力端に現われる。
スイッチＳＷＩ〜ＳＷ３が閉成されたとき、フィルタ回
＃！２ｏのスルーレートは激増するが、同時にフィルタ
回路２０の帯域幅も増大（約１／Ｒ６ｃ１まで）するの
で回路２ｏは高周波信号を阻止しなくなる。しかし、出
力電圧Ｖｏが入力電圧の変化に応じて定常状態値に達し
た後、再びスイッチＳＷＩ〜ＳＷ３を開放すれば、回路
２０は再度低域通過フィルタとして動作するようになる
。したがって、スイッチＳＷＩ〜ＳＷ３を入力電圧の変
化直後に短時間閉成した後、開放すれば、フィルタ回路
はその出力を入力電圧変化に即応させた後、ひきつづき
低域通過フィルタとして働く。
＃！２ｏのスルーレートは激増するが、同時にフィルタ
回路２０の帯域幅も増大（約１／Ｒ６ｃ１まで）するの
で回路２ｏは高周波信号を阻止しなくなる。しかし、出
力電圧Ｖｏが入力電圧の変化に応じて定常状態値に達し
た後、再びスイッチＳＷＩ〜ＳＷ３を開放すれば、回路
２０は再度低域通過フィルタとして動作するようになる
。したがって、スイッチＳＷＩ〜ＳＷ３を入力電圧の変
化直後に短時間閉成した後、開放すれば、フィルタ回路
はその出力を入力電圧変化に即応させた後、ひきつづき
低域通過フィルタとして働く。
ＤＣ入力電圧Ｖｉの変化に対して出力電圧Ｖ。
が定常状態ＤＣレベルに達するに足る時間、スイッチＳ
ＷＩ〜ＳＷ３が閉成され続けば、増幅器１２の出力電圧
Ｖｏは、スイッチＳＷＩ〜ＳＷ３が再度開放される時点
で殆ど過渡応答を示さない。その理由は、スイッチ切り
替え時のコンデンサＣ１、Ｃ２の各両端間電圧はごく僅
かしか変化しないからである。スイッチＳＷＩ〜ＳＷ３
が閉成されているとき、定常状態出力電圧■０及びコン
デンサＣ１の両端間電圧はＶｌになり、コンデンサＣ２
の両端間電圧は略０になる。スイッチＳＷＩ〜ＳＷ３が
開放されると、定常状態出力電圧Ｖｏは、やはりＶｌで
あるカベコンデンサＣ１の両端電圧はＶ ｉ −Ｖ○ｆ
ｆになり、コンデンサＣ２の両端電圧は抵抗Ｒ１の電圧
降下に等しい電圧ｖ１に落ち着くっ電圧Ｖｏｆｆ及びｖ
ｌが比較的小さければ、スイッチＳＷＩ〜ＳＷ３の開放
後のコンデンサＣ１、Ｃ２の各両端間電圧は殆ど変動せ
ず、したがって出力電圧ｖＯも殆ど変動しない。
ＷＩ〜ＳＷ３が閉成され続けば、増幅器１２の出力電圧
Ｖｏは、スイッチＳＷＩ〜ＳＷ３が再度開放される時点
で殆ど過渡応答を示さない。その理由は、スイッチ切り
替え時のコンデンサＣ１、Ｃ２の各両端間電圧はごく僅
かしか変化しないからである。スイッチＳＷＩ〜ＳＷ３
が閉成されているとき、定常状態出力電圧■０及びコン
デンサＣ１の両端間電圧はＶｌになり、コンデンサＣ２
の両端間電圧は略０になる。スイッチＳＷＩ〜ＳＷ３が
開放されると、定常状態出力電圧Ｖｏは、やはりＶｌで
あるカベコンデンサＣ１の両端電圧はＶ ｉ −Ｖ○ｆ
ｆになり、コンデンサＣ２の両端電圧は抵抗Ｒ１の電圧
降下に等しい電圧ｖ１に落ち着くっ電圧Ｖｏｆｆ及びｖ
ｌが比較的小さければ、スイッチＳＷＩ〜ＳＷ３の開放
後のコンデンサＣ１、Ｃ２の各両端間電圧は殆ど変動せ
ず、したがって出力電圧ｖＯも殆ど変動しない。
本発明の好適実施例では、スイッチＳＷＩ〜ＳＷ４は、
高速、低漏洩の光学的絶縁ＭＯ３ＦＥＴスイッチから成
るカベ他の実施例ではリレーの如き他のスイッチ手段で
あってもよい。抵抗Ｒ５、Ｒ６は、スイッチＳＷ１、Ｓ
Ｗ２に付随した微小固有容量によるリンギングを減衰さ
せるためのものである。
高速、低漏洩の光学的絶縁ＭＯ３ＦＥＴスイッチから成
るカベ他の実施例ではリレーの如き他のスイッチ手段で
あってもよい。抵抗Ｒ５、Ｒ６は、スイッチＳＷ１、Ｓ
Ｗ２に付随した微小固有容量によるリンギングを減衰さ
せるためのものである。
このように、本発明の回路２０は、端子Ａに″低′”制
御電圧を一時的に印加してスイッチＳＷ１〜ＳＷ３を閉
じることにより、入力電圧の変化に対して高速スルーモ
ードで動作し、出力電圧が定常状態に達したとき端子Ａ
に″′高高側制御電圧印加してスイッチＳＷＩ〜ＳＷ３
を再度開放することにより低域通過フィルタとして動作
する。また、コンデンサＣ１を増幅器１２の反転入力端
から選択的に切りｓすスイッチＳＷ４は、端子Ｂに“′
高″制御電圧を印加することにより開放できる。
御電圧を一時的に印加してスイッチＳＷ１〜ＳＷ３を閉
じることにより、入力電圧の変化に対して高速スルーモ
ードで動作し、出力電圧が定常状態に達したとき端子Ａ
に″′高高側制御電圧印加してスイッチＳＷＩ〜ＳＷ３
を再度開放することにより低域通過フィルタとして動作
する。また、コンデンサＣ１を増幅器１２の反転入力端
から選択的に切りｓすスイッチＳＷ４は、端子Ｂに“′
高″制御電圧を印加することにより開放できる。
スイッチＳＷ４の開放時にスイッチＳＷＩ〜ＳＷ３が閉
成されていると、回路２０ば、非常に広帯域の゛′′域
通過（オールパス）″モードで動作する。この全域通過
モードでは、入力電圧Ｖｉは増幅器１２の非反転入力端
に直接印加され、増幅器出力電圧■０は反転入力端に直
接印加されて、回路２０の利得が１に維持される。よっ
て、スイッチＳＷ４は回路２０の帯域幅を選択的に増大
させる役目をする。
成されていると、回路２０ば、非常に広帯域の゛′′域
通過（オールパス）″モードで動作する。この全域通過
モードでは、入力電圧Ｖｉは増幅器１２の非反転入力端
に直接印加され、増幅器出力電圧■０は反転入力端に直
接印加されて、回路２０の利得が１に維持される。よっ
て、スイッチＳＷ４は回路２０の帯域幅を選択的に増大
させる役目をする。
第２図は、複数の入力電圧信号Ｖ ｉ ｎを順次サンプ
リング・濾波する、本発明によるフィルタ回＃Ｉ２０を
応用した回路３０を示す。回路３ｏは、−組のバッファ
増幅器３２を有する。各バッファ増幅器３２は、個々の
入力信号Ｖｉを受け、緩衝された出力信号をマルチプレ
クサ（ＭＵＸ）３４の個々の入力端に供給する。選択さ
れた１人力であるマルチプレクサ３４の出力は、第１図
のフィルタ回路と同様のフィルタ回路２０に入力電圧Ｖ
ｉとして入力される。フィルタ回路２０の出力ＶＯはサ
ンプルホールド（Ｓ／Ｈ）回路３６に入力されろ。典型
的な例で（よ、Ｓ／Ｈ回路３６に保持されたラッチ出力
Ｖｏ’は、これをデジタル信号に変換する手段及びこの
変換出力を記憶する手段を有するＡＤＣ／記憶装置４０
に入力されろ。
リング・濾波する、本発明によるフィルタ回＃Ｉ２０を
応用した回路３０を示す。回路３ｏは、−組のバッファ
増幅器３２を有する。各バッファ増幅器３２は、個々の
入力信号Ｖｉを受け、緩衝された出力信号をマルチプレ
クサ（ＭＵＸ）３４の個々の入力端に供給する。選択さ
れた１人力であるマルチプレクサ３４の出力は、第１図
のフィルタ回路と同様のフィルタ回路２０に入力電圧Ｖ
ｉとして入力される。フィルタ回路２０の出力ＶＯはサ
ンプルホールド（Ｓ／Ｈ）回路３６に入力されろ。典型
的な例で（よ、Ｓ／Ｈ回路３６に保持されたラッチ出力
Ｖｏ’は、これをデジタル信号に変換する手段及びこの
変換出力を記憶する手段を有するＡＤＣ／記憶装置４０
に入力されろ。
制御回路３８は、マルチプレクサ３４の切り替え制御入
力信号、フィルタ回路２０のＡ、Ｂ制御入力信号、Ｓ／
Ｈ回路３６のサンプリング制御入力信号及びＡＤＣ４０
の入カイネーブル制打信号を、クロック信号Ｖｃ及び全
域通過モード制御信号Ｖｓに同期して発生する。動作を
説明すれば、制御回路３８は、各人力クロック信号Ｖｃ
のパルスの後縁でマルチプレクサ３４の状態を切り替え
、マルチプレクサ３４が各入力信号を順番に走査してフ
ィルタ回路２０へ順次容入力信号（チャンネル）を入力
するようになす。クロック信号Ｖｃはフィルタ回路２０
のＡ入力端にも印加される。全域通過信号Ｖｓが低のと
き、制御回路３８は、フィルタ回路２０のＢ入力端を低
状態に維持し、フィルタ回路２０のＡ入力端にクロック
信号Ｖｃを印加する。上述したように、へ入力端が低に
なると、フィルタ回路２０（よ、その出力ＶＯを高速に
入力電圧レベルの変化に追従させる高速スルーモードに
なり、Ａ端子が高になると、低域通過モードになる。し
たがって、クロック信号Ｖｃの負方向縁を受けてフィル
タ回路２０は高速変化し、クロック信号Ｖｃの正方向エ
ツジを受けると入力信号を低域濾波する。クロック信号
Ｖｃの負方向パルスの幅は、フィルタ回路２０が、マル
チプレクサ３４のチャンネル切り替えによって生じる入
力電圧の予期し得るステップ変化の大きさに対して完全
に追従変化できるように調整される。
力信号、フィルタ回路２０のＡ、Ｂ制御入力信号、Ｓ／
Ｈ回路３６のサンプリング制御入力信号及びＡＤＣ４０
の入カイネーブル制打信号を、クロック信号Ｖｃ及び全
域通過モード制御信号Ｖｓに同期して発生する。動作を
説明すれば、制御回路３８は、各人力クロック信号Ｖｃ
のパルスの後縁でマルチプレクサ３４の状態を切り替え
、マルチプレクサ３４が各入力信号を順番に走査してフ
ィルタ回路２０へ順次容入力信号（チャンネル）を入力
するようになす。クロック信号Ｖｃはフィルタ回路２０
のＡ入力端にも印加される。全域通過信号Ｖｓが低のと
き、制御回路３８は、フィルタ回路２０のＢ入力端を低
状態に維持し、フィルタ回路２０のＡ入力端にクロック
信号Ｖｃを印加する。上述したように、へ入力端が低に
なると、フィルタ回路２０（よ、その出力ＶＯを高速に
入力電圧レベルの変化に追従させる高速スルーモードに
なり、Ａ端子が高になると、低域通過モードになる。し
たがって、クロック信号Ｖｃの負方向縁を受けてフィル
タ回路２０は高速変化し、クロック信号Ｖｃの正方向エ
ツジを受けると入力信号を低域濾波する。クロック信号
Ｖｃの負方向パルスの幅は、フィルタ回路２０が、マル
チプレクサ３４のチャンネル切り替えによって生じる入
力電圧の予期し得るステップ変化の大きさに対して完全
に追従変化できるように調整される。
Ｓ／Ｈ回路３６は、そのクロック入力の負方向パルス縁
でフィルタ回路２０の出力電圧Ｖｏをサンプリングし、
その出力Ｖｏ’として保持する。
でフィルタ回路２０の出力電圧Ｖｏをサンプリングし、
その出力Ｖｏ’として保持する。
このようなＳ／Ｈ回路は当該分野で周知であるので詳述
はしない。制御回路３８は、フィルタ回路２０が入力信
号変化に対して応答変化するに足る時間だけクロックパ
ルスＶｃを遅延させ、この遅延クロックパルスを用いて
Ｓ／Ｈ回路３６をクロック駆動する。制御回路３８は、
Ｓ／Ｈ回路３６がｖＯ信号を確実にサンプリングするに
足る時間だけ更にクロックパルスＶｃを遅延させ、この
遅延クロックパルスをＡＤＣ４０のイネーブル入力端Ｅ
Ｎに印加する。この遅延クロックパルスの各負方向縁で
ＡＤＣ４０がイネーブルされ、その時点の入力信号Ｖｏ
’がサンプリング・変換・記憶される。
はしない。制御回路３８は、フィルタ回路２０が入力信
号変化に対して応答変化するに足る時間だけクロックパ
ルスＶｃを遅延させ、この遅延クロックパルスを用いて
Ｓ／Ｈ回路３６をクロック駆動する。制御回路３８は、
Ｓ／Ｈ回路３６がｖＯ信号を確実にサンプリングするに
足る時間だけ更にクロックパルスＶｃを遅延させ、この
遅延クロックパルスをＡＤＣ４０のイネーブル入力端Ｅ
Ｎに印加する。この遅延クロックパルスの各負方向縁で
ＡＤＣ４０がイネーブルされ、その時点の入力信号Ｖｏ
’がサンプリング・変換・記憶される。
したがって、フィルタ回路２０へのＢ入力が低に保持さ
れているとき、ＡＤＣ４０に入力されるＳ／Ｈ回路３６
の出力Ｖｏ’は一連のＤＣ電圧レベルであり、各電圧レ
ベルはマルチプレクサ３４の１人力信号が低域濾波され
た信号のサンプルの大きさを表わす。マルチプレクサ３
４のサンプリング周波数は、低域通過モードのフィルタ
回路２０のスルーレートによって制限されるのではなく
、高速スルーモードのフィルタ回路２０のスルーレート
（低域通過モードより数桁分速い）によって制限される
ので、かなり高速になし得る。
れているとき、ＡＤＣ４０に入力されるＳ／Ｈ回路３６
の出力Ｖｏ’は一連のＤＣ電圧レベルであり、各電圧レ
ベルはマルチプレクサ３４の１人力信号が低域濾波され
た信号のサンプルの大きさを表わす。マルチプレクサ３
４のサンプリング周波数は、低域通過モードのフィルタ
回路２０のスルーレートによって制限されるのではなく
、高速スルーモードのフィルタ回路２０のスルーレート
（低域通過モードより数桁分速い）によって制限される
ので、かなり高速になし得る。
フィルタ回路２０は、Ａ入力が低、Ｂ入力が高のとき、
全域通過モードになる。制御信号Ｖｓが高のとき、制卸
回路３８ばクロック入力信号の状態に無関係にＡ端子を
低、Ｂ端子を高に保持する乙とにより、フィルタ回路２
０を全域通過モードに維持する。全域通過モードは、入
力信号Ｖｉが高周波信号であり、フィルタ回路２０の低
域通過濾波動作が望ましくない場合、且つフィルタ回路
２０の高入力インピーダンスを維持する必要がある場合
に利用することができる。入力信号Ｖｉの周波数がフィ
ルタ回路２０の遮断周波数より高いときに全域通過制御
信号Ｖｓを高にし、入力信号Ｖｉの周波数がフィルタ回
路２０の遮断周波数より低のときＶｓを低にすることに
より、マルチプレクサ３４がチャンネル間を走査してい
る間に必要に応じて低周波入力信号中の高周波雑音を阻
止したり、高周波入力信号を通過させたりするためにフ
ィルタ動作をオンオフさせることかできる。
全域通過モードになる。制御信号Ｖｓが高のとき、制卸
回路３８ばクロック入力信号の状態に無関係にＡ端子を
低、Ｂ端子を高に保持する乙とにより、フィルタ回路２
０を全域通過モードに維持する。全域通過モードは、入
力信号Ｖｉが高周波信号であり、フィルタ回路２０の低
域通過濾波動作が望ましくない場合、且つフィルタ回路
２０の高入力インピーダンスを維持する必要がある場合
に利用することができる。入力信号Ｖｉの周波数がフィ
ルタ回路２０の遮断周波数より高いときに全域通過制御
信号Ｖｓを高にし、入力信号Ｖｉの周波数がフィルタ回
路２０の遮断周波数より低のときＶｓを低にすることに
より、マルチプレクサ３４がチャンネル間を走査してい
る間に必要に応じて低周波入力信号中の高周波雑音を阻
止したり、高周波入力信号を通過させたりするためにフ
ィルタ動作をオンオフさせることかできる。
即ち、回路３０は、全域通過信号Ｖｓを適切に制御する
ことにより、高周波入力信号及び低周波入力信号の両方
の入り混ざった複数の入力信号の組を同時に走査して選
択的に低域濾波することができる。
ことにより、高周波入力信号及び低周波入力信号の両方
の入り混ざった複数の入力信号の組を同時に走査して選
択的に低域濾波することができる。
第３図は、第２図の制御回路３８の一例である。
この制御回路３８ば、クロック信号パルスＶｃＯ後縁の
デジタル符号化された計数値を発生するカウンタ４２を
有する。制御回路３８は、また、Ｓ／Ｈ回路３６のサン
プリング制御入力へ印加される遅延クロック信号を発生
する第１信号遅延手段４４及びＡＤＣ４，０のイネーブ
ル入力端ＥＮに印加される更に遅延された遅延クロック
信号を発生する第２遅延手段４６を有する。マルチプレ
クサ４８は、その制御入力端に印加された全域通過信号
Ｖｓが低か高かによってフィルタ回路２０のＡ入力端に
クロック信号Ｖｃまたは論理０（低）信号を選択的に印
加する。全域通過信号Ｖｓは直接フィルタ回路２０のＢ
入力端にも印加される。
デジタル符号化された計数値を発生するカウンタ４２を
有する。制御回路３８は、また、Ｓ／Ｈ回路３６のサン
プリング制御入力へ印加される遅延クロック信号を発生
する第１信号遅延手段４４及びＡＤＣ４，０のイネーブ
ル入力端ＥＮに印加される更に遅延された遅延クロック
信号を発生する第２遅延手段４６を有する。マルチプレ
クサ４８は、その制御入力端に印加された全域通過信号
Ｖｓが低か高かによってフィルタ回路２０のＡ入力端に
クロック信号Ｖｃまたは論理０（低）信号を選択的に印
加する。全域通過信号Ｖｓは直接フィルタ回路２０のＢ
入力端にも印加される。
以上、本発明の好適実施例について説明したが、本発明
の要旨を逸脱することなしに多くの変形・変更を行ない
得ることは当業者には明らかであろう。例えば、フィル
タの帯域通過特性を設定するためにの種々の直列抵抗お
よび並列コンデンサ回路網を用いる多くの低域通過フィ
ルタは周知であり、これ等の多くのフィルタは、本発明
の手法に従って選択的に直列抵抗を短絡し並列コンデン
サがフィルタ入力電圧の変化に応じて高速に充放電でき
るようにすることによりそのスルーレートを増大させる
ことができる。
の要旨を逸脱することなしに多くの変形・変更を行ない
得ることは当業者には明らかであろう。例えば、フィル
タの帯域通過特性を設定するためにの種々の直列抵抗お
よび並列コンデンサ回路網を用いる多くの低域通過フィ
ルタは周知であり、これ等の多くのフィルタは、本発明
の手法に従って選択的に直列抵抗を短絡し並列コンデン
サがフィルタ入力電圧の変化に応じて高速に充放電でき
るようにすることによりそのスルーレートを増大させる
ことができる。
［効果］
本発明による低域通過フィルタを多チャンネルのアナロ
グ信号取り込み装置に用いれば、入力信号マルチプレク
サの切り替え時に一時的に入力抵抗素子を略短絡して高
速スルーモードとすることができるので、サンプリング
周波数が低域通過フィルタのスルーレートに制限されず
高速のチャンネル切り替えが行える。また、分路容量素
子を増幅器から切り離すスイッチ手段を設けることによ
り、高周波と低周波の入力チャンネルがある場合に低域
通過モードと全域通過モードを各チャンネル毎に切り替
え、チャンネルに応じた入力信号濾波を行うことができ
る。
グ信号取り込み装置に用いれば、入力信号マルチプレク
サの切り替え時に一時的に入力抵抗素子を略短絡して高
速スルーモードとすることができるので、サンプリング
周波数が低域通過フィルタのスルーレートに制限されず
高速のチャンネル切り替えが行える。また、分路容量素
子を増幅器から切り離すスイッチ手段を設けることによ
り、高周波と低周波の入力チャンネルがある場合に低域
通過モードと全域通過モードを各チャンネル毎に切り替
え、チャンネルに応じた入力信号濾波を行うことができ
る。
第１図は、本発明の一実施例の回路図、第２図は本発明
の応用例であるアナログ信号取り込み装置の回路図、第
３図は第２図の制御回路３８のブロック図、第４図は従
来の低域通過フィルタの回路図である。 図中、ＳＷＩ、ＳＷ２はスイッチ手段、Ｒ１、Ｒ２は入
力抵抗素子、Ｃ１は分路容量素子を示す。 特許出願人 ソニー・テクトロニクス株式会社才２回
３０ 才３団 ７４図
の応用例であるアナログ信号取り込み装置の回路図、第
３図は第２図の制御回路３８のブロック図、第４図は従
来の低域通過フィルタの回路図である。 図中、ＳＷＩ、ＳＷ２はスイッチ手段、Ｒ１、Ｒ２は入
力抵抗素子、Ｃ１は分路容量素子を示す。 特許出願人 ソニー・テクトロニクス株式会社才２回
３０ 才３団 ７４図
Claims (1)
- 演算増幅器と、該演算増幅器の入力端に夫々接続された
入力抵抗素子及び分路容量素子を含む回路網とを具えた
低域通過フィルタにおいて、一時的に上記入力抵抗素子
を低抵抗路で側路するスイッチ手段を設けたことを特徴
とする低域通過フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/773,165 US4739189A (en) | 1985-09-06 | 1985-09-06 | Rapid slewing filter |
| US773165 | 1996-12-24 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014876A Division JPH06338798A (ja) | 1985-09-06 | 1991-01-14 | 低域通過フィルタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276310A true JPS6276310A (ja) | 1987-04-08 |
| JPH0345570B2 JPH0345570B2 (ja) | 1991-07-11 |
Family
ID=25097399
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61209148A Granted JPS6276310A (ja) | 1985-09-06 | 1986-09-05 | 低域通過フィルタ |
| JP3014876A Pending JPH06338798A (ja) | 1985-09-06 | 1991-01-14 | 低域通過フィルタ装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014876A Pending JPH06338798A (ja) | 1985-09-06 | 1991-01-14 | 低域通過フィルタ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4739189A (ja) |
| JP (2) | JPS6276310A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116582106A (zh) * | 2023-05-22 | 2023-08-11 | 青岛智腾微电子有限公司 | 一种可调节阻带深度的低通滤波电路 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1241345B (it) * | 1990-12-11 | 1994-01-10 | Sgs Thomson Microelectronics | Circuito per la soppressione del rumore di commutazione fra due sorgenti di tensione, in paticolare per stadi audio di preamplificazione |
| US5362994A (en) * | 1992-10-13 | 1994-11-08 | Winbond Electronics North America Corporation | Comparator with controlled hysteresis |
| DE19637151C1 (de) * | 1996-09-12 | 1998-10-08 | Siemens Ag | Schaltung zur Ermittlung und Speicherung eines Signalmittelwertes |
| US6016114A (en) * | 1997-04-21 | 2000-01-18 | Lsi Logic Corporation | Apparatus and method of fabricating mixed signal interface in GSM wireless application |
| US6181744B1 (en) | 1998-01-28 | 2001-01-30 | Lockheed Martin Corporation | Method and system for improving process shadow time within a pulsed signal processing system |
| US6407627B1 (en) * | 2001-02-07 | 2002-06-18 | National Semiconductor Corporation | Tunable sallen-key filter circuit assembly and method |
| DE10225449A1 (de) * | 2002-06-08 | 2003-12-18 | Bosch Gmbh Robert | Multiplexfiltervorrichtung und -verfahren |
| US6759880B2 (en) * | 2002-06-13 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Driver circuit connected to a switched capacitor and method of operating same |
| US6753708B2 (en) * | 2002-06-13 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Driver circuit connected to pulse shaping circuitry and method of operating same |
| US20030231038A1 (en) * | 2002-06-13 | 2003-12-18 | Kenneth Koch | Pulse shaping circuit and method |
| US6784728B2 (en) * | 2002-07-31 | 2004-08-31 | Northrop Grumman Corporation | Low noise switched low pass filter with benign transients |
| US20040228424A1 (en) * | 2003-02-27 | 2004-11-18 | Baldwin Keith R. | Receiver with analog barker detector |
| US6972616B2 (en) * | 2004-04-14 | 2005-12-06 | Broadcom Corporation | Low-noise, fast-settling bias circuit and method |
| US7164312B1 (en) * | 2004-08-02 | 2007-01-16 | National Semiconductor Corporation | Apparatus and method for pop-and-click suppression with fast turn-on time |
| JP2007150534A (ja) * | 2005-11-25 | 2007-06-14 | Oki Electric Ind Co Ltd | 増幅回路 |
| JP4730153B2 (ja) * | 2006-03-15 | 2011-07-20 | 株式会社デンソー | フィルタ回路 |
| FR2900296A1 (fr) * | 2006-04-19 | 2007-10-26 | Commissariat Energie Atomique | Procede et dispositif de demultiplexage temporel synchrone |
| US7477101B2 (en) * | 2006-07-21 | 2009-01-13 | Skyworks Solutions, Inc. | Fast charge circuit for use in amplifiers |
| US7432836B2 (en) * | 2006-08-01 | 2008-10-07 | Hamilton Sundstrand Corporation | Multiplexed signal conditioner |
| US20080150626A1 (en) * | 2006-12-21 | 2008-06-26 | Northrop Grumman Systems Corporation | Time variant filter with reduced settling time |
| US20090058473A1 (en) * | 2007-09-05 | 2009-03-05 | International Business Machines Corporation | Active pre-emphasis for passive rc networks |
| JP5116540B2 (ja) * | 2008-04-09 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | フィルタ回路及び受信装置 |
| US8111097B1 (en) * | 2009-05-10 | 2012-02-07 | Cypress Semiconductor Corporation | Device with reconfigurable continuous and discrete time functionality |
| JP5582116B2 (ja) * | 2011-09-07 | 2014-09-03 | 株式会社デンソー | 電子制御装置 |
| US8497731B1 (en) * | 2012-05-07 | 2013-07-30 | Freescale Semiconductor, Inc. | Low pass filter circuit |
| US9391630B2 (en) | 2014-06-13 | 2016-07-12 | Hamilton Sundstrand Corporation | Multiplexed signal sampler and conditioner |
| JP7276207B2 (ja) * | 2020-03-10 | 2023-05-18 | 株式会社デンソー | 温度検出装置 |
| US11463056B2 (en) | 2020-11-20 | 2022-10-04 | Nxp Usa, Inc. | Integrated circuit with an input multiplexer system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166616A (en) * | 1980-05-28 | 1981-12-21 | Fujitsu Ltd | Filter switching circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3389346A (en) * | 1964-07-20 | 1968-06-18 | James E. Webb | Compensating bandwidth switching transients in an amplifier circuit |
| US3668538A (en) * | 1970-02-19 | 1972-06-06 | Signetics Corp | Fast slewing operational amplifier |
-
1985
- 1985-09-06 US US06/773,165 patent/US4739189A/en not_active Expired - Fee Related
-
1986
- 1986-09-05 JP JP61209148A patent/JPS6276310A/ja active Granted
-
1991
- 1991-01-14 JP JP3014876A patent/JPH06338798A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166616A (en) * | 1980-05-28 | 1981-12-21 | Fujitsu Ltd | Filter switching circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116582106A (zh) * | 2023-05-22 | 2023-08-11 | 青岛智腾微电子有限公司 | 一种可调节阻带深度的低通滤波电路 |
| CN116582106B (zh) * | 2023-05-22 | 2023-10-27 | 青岛智腾微电子有限公司 | 一种可调节阻带深度的低通滤波电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338798A (ja) | 1994-12-06 |
| JPH0345570B2 (ja) | 1991-07-11 |
| US4739189A (en) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6276310A (ja) | 低域通過フィルタ | |
| US5617093A (en) | Switched capacitor analog circuits with low input capacitance | |
| US4584559A (en) | Dual rank sample and hold circuit and method | |
| EP0023081B1 (en) | A filter circuit including a switched-capacitor filter | |
| EP0611165B1 (en) | Programmable switched capacitor circuit | |
| US5179302A (en) | Tunable data filter | |
| JP2715770B2 (ja) | 時定数検出回路及び時定数調整回路 | |
| EP0164108A2 (en) | Variable switched-capacitor filter capable of changing the filter characteristic thereof | |
| EP0400725B1 (en) | Sample-and-hold device | |
| NL9200327A (nl) | Offset-gecompenseerde bemonsterinrichting en werkwijze voor de bediening daarvan. | |
| DE60000048T2 (de) | Ein optischer Bezugsempfänger und Ausgangsverstärker ohne getrennten Filter | |
| US3603898A (en) | N-parallel-path capacitive switched filter in which only incomplete spaced portions of input signal are sampled | |
| CA1232037A (en) | Filter arrangement | |
| US5231360A (en) | Multi-range voltage amplifier having multiplying digital/analog converters and programmable filter using multiplying DAC in feedback loop | |
| JPH0324087B2 (ja) | ||
| US4779056A (en) | Active filter | |
| US4354250A (en) | Switched-capacitor source resistor simulation circuit | |
| US6452444B1 (en) | Method and apparatus for background calibration of active RC filters | |
| JPH0336328B2 (ja) | ||
| US4415881A (en) | Digital-to-analog converter | |
| US4524425A (en) | High-pass filter of the first order and application thereof to telephony | |
| US5514972A (en) | Voltage comparison circuit | |
| US5528303A (en) | Synchronizing signal active filter and method | |
| US4476557A (en) | Duplex signaling circuit | |
| Perez-Aloe et al. | Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations |