JPS6294924A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6294924A JPS6294924A JP23573285A JP23573285A JPS6294924A JP S6294924 A JPS6294924 A JP S6294924A JP 23573285 A JP23573285 A JP 23573285A JP 23573285 A JP23573285 A JP 23573285A JP S6294924 A JPS6294924 A JP S6294924A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- density
- semiconductor device
- thermal distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 5
- 230000004913 activation Effects 0.000 abstract description 3
- 238000010521 absorption reaction Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にプレーナー
プロセスを用いた半導体集積回路装置の製造方法に関す
る。
プロセスを用いた半導体集積回路装置の製造方法に関す
る。
一般に、プレーナープロセスを用いた半導体装置の製造
方法に於いて能動素子領域、受動素子領域とも熱拡散法
かイオン注入法により形成さｎるが、浅い接合形成には
イオン注入が用いらｎている。
方法に於いて能動素子領域、受動素子領域とも熱拡散法
かイオン注入法により形成さｎるが、浅い接合形成には
イオン注入が用いらｎている。
しかし、イオン注入でも活性化のだめの高温長時間熱処
理が必要となり浅い接合形成が困難な場合もある。そこ
で、イオン注入後の活性化法として急速アニール法が考
えらｆ、特に短時間アニール法（ＲＴＡ：Ｒａｐｉｄ
ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）、が用いらｎて
いる。
理が必要となり浅い接合形成が困難な場合もある。そこ
で、イオン注入後の活性化法として急速アニール法が考
えらｆ、特に短時間アニール法（ＲＴＡ：Ｒａｐｉｄ
ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）、が用いらｎて
いる。
ＲＴＡは赤外線が用いらｎ急速加熱冷却が可能なため、
浅い接合形成で高キャリア濃度を得ることが出来る。
浅い接合形成で高キャリア濃度を得ることが出来る。
しかし、上述したＲＴＡを用いて浅い接合形成や他の熱
処理を行なう場合、不純物高濃度領域と不純物低濃度領
域とでは赤外線吸収のフリーキャリア設度依存性により
昇温レートの違いを生じ熱的歪みが発生するという欠点
がある。
処理を行なう場合、不純物高濃度領域と不純物低濃度領
域とでは赤外線吸収のフリーキャリア設度依存性により
昇温レートの違いを生じ熱的歪みが発生するという欠点
がある。
本発明の目的は、短時間アニール法（ＲＴＡ）を用いた
熱処理工程において能動素子領域や受動素子領域の高不
純物濃度領域と低濃度不純物領域との温度差による熱的
歪みを低減することが出来、高信頼性の半導体装置を歩
留りよく得ることができる半導体装ｔｉの製造方法を提
供すること番である。
熱処理工程において能動素子領域や受動素子領域の高不
純物濃度領域と低濃度不純物領域との温度差による熱的
歪みを低減することが出来、高信頼性の半導体装置を歩
留りよく得ることができる半導体装ｔｉの製造方法を提
供すること番である。
本発明の半導体装置の製造方法は、熱拡散法、イオン注
入法等のプレーナープロセスを用いる半導体装置の製造
方法において、スクライブ線領域に高濃度不純′＆Ｊ層
を形成する工程を初期工程として含むことにより構成さ
几る。
入法等のプレーナープロセスを用いる半導体装置の製造
方法において、スクライブ線領域に高濃度不純′＆Ｊ層
を形成する工程を初期工程として含むことにより構成さ
几る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めに工程項に示した半導体基板の断面図である。
めに工程項に示した半導体基板の断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板１
の表面を酸化し、シリコン酸化膜２を形成する。
の表面を酸化し、シリコン酸化膜２を形成する。
次に、第１図（ｂ）に示すように、ホトエツチング技術
により所望の領域（埋込コレクタ領域、スクライブ線領
域）のシリコン酸化膜をエツチング除去し開孔を形成す
る。
により所望の領域（埋込コレクタ領域、スクライブ線領
域）のシリコン酸化膜をエツチング除去し開孔を形成す
る。
次に、第１図（ｅ）に示すように、前記開孔部を通して
所定の方法によ！ｌｌＰ型シリコン基板１中にＮ型高磯
度不純物をドープレ、Ｎ型埋込コレクタ領域３を形成す
ると同時にスクライブ線領域にもＮ型窩＃ａ度不純物層
４を形成する。しかる後にシリコン酸化便２を全面的に
エツチング除去した後、エピタキシャル成長法によりＮ
便コレクタ領域５を形成する。
所定の方法によ！ｌｌＰ型シリコン基板１中にＮ型高磯
度不純物をドープレ、Ｎ型埋込コレクタ領域３を形成す
ると同時にスクライブ線領域にもＮ型窩＃ａ度不純物層
４を形成する。しかる後にシリコン酸化便２を全面的に
エツチング除去した後、エピタキシャル成長法によりＮ
便コレクタ領域５を形成する。
この後、通常のプレーナープロセスに従って厖積回路を
形成するが、浅い接合の必要な能動六子を形成する場合
には、イオン注入法が用いらｎ、イオン注入後の活性化
や結晶性の回復のためをζは高温短時間熱処理の可能な
ＲＴＡが用いらｎる。
形成するが、浅い接合の必要な能動六子を形成する場合
には、イオン注入法が用いらｎ、イオン注入後の活性化
や結晶性の回復のためをζは高温短時間熱処理の可能な
ＲＴＡが用いらｎる。
しかし、ＲＴＡを用いた場合、低濃度不純物領域（例え
ば、Ｎ型エピタキシャルコレクタ領域、Ｐ型ベース領域
）と高濃度不純物領域（例えば、Ｎ型埋込コレクタ＠城
、Ｎ型コンタクトコレクタ領域、Ｎ型エミッタ領域）と
では赤外線・及ＩＥ又係！りのフリーキャリア濃度依存
性により昇温レートが異なり熱的歪みが発生する。
ば、Ｎ型エピタキシャルコレクタ領域、Ｐ型ベース領域
）と高濃度不純物領域（例えば、Ｎ型埋込コレクタ＠城
、Ｎ型コンタクトコレクタ領域、Ｎ型エミッタ領域）と
では赤外線・及ＩＥ又係！りのフリーキャリア濃度依存
性により昇温レートが異なり熱的歪みが発生する。
ところが、本実施例のように、切期工程において、すで
に活性化さ几だ高濃度不純物領域の面積を犬きくすルば
、特にスクライブ線領域に析たに高濃度不純物領域を設
けることによって、ウェーハ内における昇温レート差が
低減さ、１、ウェーハ内向−加熱が可能となり熱的歪み
が低減される。
に活性化さ几だ高濃度不純物領域の面積を犬きくすルば
、特にスクライブ線領域に析たに高濃度不純物領域を設
けることによって、ウェーハ内における昇温レート差が
低減さ、１、ウェーハ内向−加熱が可能となり熱的歪み
が低減される。
以上説明したとおり本発明によｎば、ＲＴＡを用いた熱
処理工程において能動素子領域や受動素子領域の高不純
物濃度領域と低濃度不純物領域との温度差による熱的歪
みを低減することが出来、高信頼性の半導体装置を歩留
り良く得ることができる。
処理工程において能動素子領域や受動素子領域の高不純
物濃度領域と低濃度不純物領域との温度差による熱的歪
みを低減することが出来、高信頼性の半導体装置を歩留
り良く得ることができる。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めに工８１１頁に示した半導体ウェーハの主要工程の断
面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・−シリ
コン酸化膜、３・・・・・−Ｎ型埋込コレクタ領域、４
・・・・・・スクライブ線領域のＮ型高濃度不縄物層、
５・・・・・・Ｎ型コレクタ領域。
めに工８１１頁に示した半導体ウェーハの主要工程の断
面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・−シリ
コン酸化膜、３・・・・・−Ｎ型埋込コレクタ領域、４
・・・・・・スクライブ線領域のＮ型高濃度不縄物層、
５・・・・・・Ｎ型コレクタ領域。
Claims (1)
- 熱拡散法、イオン注入法等のプレーナープロセスを用
いる半導体装置の製造方法に於いて、スクライブ線領域
に高濃度不純物層を形成する工程を初期工程に含むこと
を特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23573285A JPS6294924A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23573285A JPS6294924A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6294924A true JPS6294924A (ja) | 1987-05-01 |
Family
ID=16990406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23573285A Pending JPS6294924A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6294924A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114135A (ja) * | 1986-10-31 | 1988-05-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2004063863A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-10-21 JP JP23573285A patent/JPS6294924A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63114135A (ja) * | 1986-10-31 | 1988-05-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2004063863A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272880A (en) | MOS/SOS Process | |
| EP0015677B1 (en) | Method of producing semiconductor devices | |
| JP3211394B2 (ja) | 半導体装置の製造方法 | |
| US6372611B1 (en) | Semiconductor manufacturing method including gettering of metal impurities | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4146413A (en) | Method of producing a P-N junction utilizing polycrystalline silicon | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPS6294924A (ja) | 半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JP3161379B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH04177770A (ja) | 可変容量ダイオードおよびその製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JP3182887B2 (ja) | 半導体装置の製造方法 | |
| JPS583395B2 (ja) | 感温半導体素子 | |
| JPS60106174A (ja) | Ｍｏｓ形半導体装置の製造方法 | |
| JPS60260162A (ja) | 半導体装置の製造方法 | |
| JPS61161762A (ja) | 半導体装置及びその製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPH09500760A (ja) | ヒ素注入エミッタを有する半導体デバイスの製造プロセス |