JPS63104474A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63104474A JPS63104474A JP61252332A JP25233286A JPS63104474A JP S63104474 A JPS63104474 A JP S63104474A JP 61252332 A JP61252332 A JP 61252332A JP 25233286 A JP25233286 A JP 25233286A JP S63104474 A JPS63104474 A JP S63104474A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- polycrystalline silicon
- metal dust
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は加速されたイオンにＬ９半導体装ｔ’に製造す
る方法に関する１、 〔従来の技術〕 半導体装置の製造工程はウェットプロセスからドライプ
ロセスと移、ってきているがその中の電極形成工程もイ
オンミリング法が主流になってきた。
る方法に関する１、 〔従来の技術〕 半導体装置の製造工程はウェットプロセスからドライプ
ロセスと移、ってきているがその中の電極形成工程もイ
オンミリング法が主流になってきた。
特に超高周波トランジスタの様にエミッタ・ペース間距
離が数μｍ程度という構造に対してはウェットプロセス
はサイドエッチ量のコントロールが非常に難しく不安定
であった。一方、イオンミリング法はサイドエッチ量の
全んど無い条件が得られるのでマスクパターン通９の寸
法仕上りを得ることが出来る様になった。
離が数μｍ程度という構造に対してはウェットプロセス
はサイドエッチ量のコントロールが非常に難しく不安定
であった。一方、イオンミリング法はサイドエッチ量の
全んど無い条件が得られるのでマスクパターン通９の寸
法仕上りを得ることが出来る様になった。
上述した従来のイオンミリング法は第２図の如く数℃の
高電圧で加速されたアルゴンイオンが半導体基板主面に
垂直に当るためエツチングされた金属屑が約４５°方向
に飛散し段差部側壁に再付着してＥ、Ｂ間が電気的にシ
ョートされるといり欠点がある。
高電圧で加速されたアルゴンイオンが半導体基板主面に
垂直に当るためエツチングされた金属屑が約４５°方向
に飛散し段差部側壁に再付着してＥ、Ｂ間が電気的にシ
ョートされるといり欠点がある。
本発明のイオンミリング法はエミッタ・ベース電極をマ
スクにして塩素系ガスに工９多結晶シリコンをエツチン
グし、さらにイオンミリングを行い再付着した金属屑全
除去することを特徴とじている。
スクにして塩素系ガスに工９多結晶シリコンをエツチン
グし、さらにイオンミリングを行い再付着した金属屑全
除去することを特徴とじている。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例の縦断面図で
ある。１は半導体基板、２はベース領域、３はエミッタ
領域、４は絶縁物、５は多結晶シリコン、６はエミッタ
電極、７はベース電極、８は再付着金属である。従来、
イオンミリングを行うと、約４５゜方向に被エツチング
材が飛散してしまう。（図（ａ））が、この後エミッタ
・ベース電極をマスクにして多結晶シリコン全塩素系ガ
スにてドライエツチングを行う。（図（ｂ））このとき
、酸系のウェットエッチではサイドエッチ量がコントロ
ールが出来ないので、超高周波トランジスタのような目
合せマージンの少ないものは適用出来ない。次に、再度
イオン・ミリング行い金属屑８を除去する。（図（Ｃ）
）〔発明の効果〕 以上説明したように本発明は多結晶シリコンをエツチン
グすることにエフエミッタ・ペース電極間が広くなり、
再度長材層してもショートしないという効果がある。
ある。１は半導体基板、２はベース領域、３はエミッタ
領域、４は絶縁物、５は多結晶シリコン、６はエミッタ
電極、７はベース電極、８は再付着金属である。従来、
イオンミリングを行うと、約４５゜方向に被エツチング
材が飛散してしまう。（図（ａ））が、この後エミッタ
・ベース電極をマスクにして多結晶シリコン全塩素系ガ
スにてドライエツチングを行う。（図（ｂ））このとき
、酸系のウェットエッチではサイドエッチ量がコントロ
ールが出来ないので、超高周波トランジスタのような目
合せマージンの少ないものは適用出来ない。次に、再度
イオン・ミリング行い金属屑８を除去する。（図（Ｃ）
）〔発明の効果〕 以上説明したように本発明は多結晶シリコンをエツチン
グすることにエフエミッタ・ペース電極間が広くなり、
再度長材層してもショートしないという効果がある。
第１図（ａ）〜（Ｃ）は本発明の製造工程を示す縦断面
図、第２図は従来のイオンミリングを行っているところ
の縦断面図である。
図、第２図は従来のイオンミリングを行っているところ
の縦断面図である。
Claims (1)
- 半導体基板上に電極を形成するのにイオンミリング法
を用いる半導体装置の製造方法において、イオンミリン
グを行う工程とエミッタ・ベース電極をマスクにして多
結晶シリコンを塩素系ガスによりドライエッチを行った
後、イオンミリングを行うことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61252332A JPH0616511B2 (ja) | 1986-10-22 | 1986-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61252332A JPH0616511B2 (ja) | 1986-10-22 | 1986-10-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104474A true JPS63104474A (ja) | 1988-05-09 |
| JPH0616511B2 JPH0616511B2 (ja) | 1994-03-02 |
Family
ID=17235794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61252332A Expired - Lifetime JPH0616511B2 (ja) | 1986-10-22 | 1986-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616511B2 (ja) |
-
1986
- 1986-10-22 JP JP61252332A patent/JPH0616511B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0616511B2 (ja) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| JPH0362482A (ja) | 電極の形成方法およびこの方法で形成される電極を含む電子装置 | |
| JPH0552058B2 (ja) | ||
| JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
| JPS63104474A (ja) | 半導体装置の製造方法 | |
| US4524508A (en) | Method of manufacturing semiconductor device | |
| JPH01228133A (ja) | 半導体装置の製造方法 | |
| JPH0760815B2 (ja) | ドライエッチング方法 | |
| JPS62238626A (ja) | 半導体装置の製造方法 | |
| JPS6346152B2 (ja) | ||
| JPS618952A (ja) | 配線形成方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JPH07114109B2 (ja) | プレーナ型冷陰極の製造方法 | |
| JPS6352483A (ja) | 縦型半導体素子の製造方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS6348827A (ja) | 反応性イオンエツチング方法 | |
| JPS5843523A (ja) | 半導体装置の製造方法 | |
| JPH047095B2 (ja) | ||
| JPS63226930A (ja) | 半導体装置の製造方法 | |
| JPH04267337A (ja) | 半導体装置の製法 | |
| JPS62140433A (ja) | 半導体装置の製造方法 | |
| JPH0289312A (ja) | 半導体装置の製造方法 |