JPS63109324A - 多点記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野） 本発明は、複数のアナログ入力信号の大きさをそれぞれ
ドツトパターンとして記録する多点記録装置に関するも
のであり、詳しくは多点の測定記録の高速化に関するも
のである。

（従来の技術） 本願出願人は、測定記録の高速化を改善した多点記録装
置として、特願昭５９−８１６３２　（以下先願という
）を出願している。

この先願は、それまでの多点記録装置が１個のマイクロ
プロセッサで制御されていたことによる欠点を解決する
ために、２個のマイクロプロセッサを用い、少なくとも
記録部の制御をその他の演算制御から分離して第１のマ
イクロプロセッサで行わせるとともに記録部のｌｌｌ　
ｍ以外のその他の演算制御を第２のマイクロプロセッサ
で行わせるようにしたものである。

このように構成することにより、例えば３０チヤンネル
の測定信号を測定条件変更動作の影響を受けることなく
安定に２５０ｍｍ幅の記録紙に６秒間で記録することが
でき、１個のマイクロプロセッサで制御する場合の不都
合をかなりの程度まで改善することができた。

（発明が解決しようとする問題点） しかし、このように２個のマイクロプロセッサを用いた
装置では、さらに多数（例えば３００チヤンネル）のア
ナログ入力信号を高速（例えば２秒）に測定記録し、か
つそれらの測定値に対しでに各種の演算処理を施すこと
は困難である。

本発明は、このような点に着目したちのであって、その
目的は、より多数のアナログ入力信号をより高速で安定
に記録できる多点記録装置を提供することにある。

（問題点を解決するための手段） 本発明の多点記録装置は、 装置本体に設けられているスキャナおよび装置本体と通
信手段を介して接続されるリモートスキャナから選択的
に送出される入力信号の大きさをデジタル表示するとと
もにドツトパターンによりアナログ的に記録す る多点記録装置において、 第１のマイクロプロセッサにより制御される測定ブロッ
クと、第２のマイクロプロセッサにより制御される記録
ブロックと、第４のマイクロプロセッサにより制御され
るリモートスキャナ通信ブロックと、第３のマイクロプ
ロセッサにより制御されるその他の共通ブロックとで構
成され、第１のマイクロプロセッサは第３のマイクロプ
ロセッサと共有するメモリエリアに第３のマイクロプロ
セッサから格納される測定コマンドに基づいて１ｉＡ定
周期の測定データに対する所定の演算を行いその演算結
果を第３のマイクロプロセッサと共有するメモリエリア
に格納し、 第４のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに第３のマイクロプロセッサか
ら格納される測定起動コマンドに基づいてリモートスキ
ャナを起動するとともにリモートスキャナによる測定デ
ータを第３のマイクロプロセッサと共有するメモリエリ
アに格納し、第３のマイクロプロセッサは記録コマンド
、第１のマイクロプロセッサと共有するメモリエリアに
格納された演算結果および第４のマイクロプロセッサと
共有するメモリエリアに格納されたリモートスキャナに
よる測定データを第２のマイクロプロセッサと共有する
メモリエリアに格納するとともに第１のマイクロプロセ
ッサ、第２のマイクロプロセッサおよび第４のマイクロ
プロセッサの並列動作、測定条件の設定表示、外部出力
を含む制御を行い、 第２のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに格納された演算結果および記
録コマンドに従ってドツト記録のための制御を行うこと
を特徴とする。

（実部例） 以下、図面を用いて本発明の実部例を詳細に説明する。

第１図は本発明の一実施例を示す構成説明図であり、＜
ａ）は１ｍ本体ＤＲを示し、（ｂ）はすモートスキャナ
Ｒ８を示している。

まず、第１図＜ａ）の装置本体ＤＲについて説明する。

ＩＴｌ、ＩＴ２はそれぞれ複数のアナログ入力信号が加
えられる入力端子であり、各入力端子ＩＴ１．ＩＴ２に
加えられるアナログ入力信号を順次選択して送出するス
キャナＳＣ１，ＳＣ２に接続されている。スキャナＳＣ
１，ＳＣ２から選択的に出力されるアナログ入力信号は
増幅器ＰＡ１゜ＰＡ２に加えられ、所定の大きさに増幅
される。

なお、これら増幅器ＰＡ１．ＰＡ２としてはプログラマ
ブルゲイン増幅器を用いる。ＡＤｌ、ＡＣ３は増幅器Ｐ
Ａ１．ＰＡ２の出力信号をデジタル信号に変換するＡ／
Ｄ変換器である。これらスキャナＳＣ１，増幅器ＰＡ１
およびＡ／Ｄ変換器ＡＤ１はバスＢ１を介して第１のマ
イクロプロセッサμＰ１の入出カポ−）−ｒｏｉに接続
され、スキャナ３Ｇ２．増幅器ＰＡ２およびＡ／Ｄ変換
器ＡＤ２はバスＢ２を介して第１のマイクロプロセッサ
μＰ１の入出力ボート■０１に接続されている。

この人出カポ−ｉ−（０１には、第１のマイクロプロセ
ッサμＰ１のバスＢ３を介して第１のマイクロプロセッ
サμＰＩ、メモリＲＯＭ１．メモリＲＡＭＩおよび割込
み信号発生回路ＩＲＣＴ１が接続されている。ここで、
メモリＲＯＭ１には第１のマイクロプロセッサμＰ１の
動作プログラム。

リニアライス用データなどが格納されている。ＲＡＭ１
には第１のマイクロプロセッサμＰ１に固有のエリアと
第３のマイクロプロセッサμＰ３と共有するエリアとが
設けられていて、固有エリアにはＡ／Ｄ変換ｆｉＡＤ１
．ＡＣ３の出力信号が測定データとして一時的に格納さ
れ、共有エリアには第３のマイクロプロセッサμＰ３か
ら測定コマンドおよび測定条件データが転送格納される
とともに測定データに対するリニアライス演算や基準接
点補償演粋などの必要な演算を行ってそれらの演算結果
が一時的に格納される。なお、割込み信号発生回路ＩＲ
ＣＴＩからは第３のマイクロプロセッサμＰ３に割込み
信号ｒＲ１が送出される。

すなわち、第１のマイクロプロセッサμＰ１は、測定ブ
ロックを制御する。

１０２は第２のマイクロプロセッサμＰ２の入出力ボー
トである。入出力ボート！０２には、例えば幅方向に染
め分けられたカラーリボンとこのカラーリボンの各色帯
に対応するように設けられた複数のドツト記録ワイヤと
の組み合せによりアナログ入力信号に対応した所定の色
により記録紙に多色ドツト記録を行う記録ヘッドが搭載
されたキャリッジを記録紙の送り方向と直交する方向に
ラスタースキャンさせるモータＭ１を駆動するドライバ
ＤＲＶ１．記録紙を走行させるモータＭ２を駆動するド
ライバＤＲＶ２．記録ヘッドを構成するインクリボンを
走行させるモータＭ３を駆動するドライバＤＲＶ３およ
び記録ヘッドを構成するドツト記録ワイヤのソレノイド
ＳＤを駆動するドライバＤＲＶ４が接続されるとともに
、第２のマイクロプロセッサμＰ２のバスＢ４を介して
第２のマイクロプロセッサμＰ２．メモリＲＯＭ２゜メ
モリＲＡＭ２および割込み信号発生回路ＩＲＣＴ２が接
続されている。ここで、メモリＲＯＭ２には第２のマイ
クロプロセッサμＰ２の動作プログラム、文字や記号の
コードデータなどが格納されている。ＲＡＭ２には第２
のマイクロプロセッサμＰ２に固有のエリアと第３のマ
イクロプロセッサμＰ３と共有するエリアとが設けられ
ていて、固有エリアにはＲＡＭ２の共通エリアに格納さ
れている演算データを各アナログ入力信号に割り当てら
れた所定の色でドツト記録するための第２のマイクロプ
ロセッサμＰ２による演算結果が記録データとして一時
的に格納され、共有エリアには第３のマイクロプロセッ
サμＰ３から記録条件データおよび記録コマンドが転送
格納されるとともにＲＡＭ２の共通エリアに格納されて
いる演算データが転送されて一時的に格納される。なお
、刈込み信号発生回路ＩＲＣＴ２からは第３のマイクロ
ブロセッυμＰ３に割込み信号ＩＲ１が送出される。す
なわち、第２のマイクロプロセッサμＰ２は、記録ブロ
ックを制卸する。

［０４は第４のマイクロプロセッサμＰ４の入出力ボー
トである。入出力ボート１０４には、通信用ドライバ／
レシーバＤ　ＶＲＶ　１を介してリモートスキャナ通信
用のコネクタＩＦＣＮ１．ＩＦＣＮ２が接続されている
。また、入出力ボートｒＯ４には、第４のマイクロプロ
セッサμＰ４のバスＢ６を介して第４のマイクロプロセ
ッサμＰ４゜メモリＲＯＭ４．メモリ制御回路ＢＦＣＴ
、メモリバッファ回路ＢＦ１および割込み信号発生回路
ＩＲＣＴ３が接続されている。メモリＲＯＭ４には第４
のマイクロプロセッサμＰ４の動作プログラムが格納さ
れている。メモリバッファ回路ＢＦ１にはバスＢ７を介
してメモリＲＡＭ４が接続され、メモリＲＡＭ４にはバ
スＢ８を介してメモリバッファ回路ＢＦ２が接続されて
いる。なお、メモリバッファ回路ＢＦ１．８Ｆ２にはメ
モリ制御回路ＢＦＣＴから制御信号が加えられていて、
これらメモリバッファ回路ＢＦ１．８’Ｆ２．メモリ制
御回路ＢＦＣＴおよびメモリＲＡＭ４はデュアルポート
メモリを構成している。割込み信り発生回路ｒＲｃＴ３
からは第３のマイクロプロセッサμＰ３に割込み信号Ｉ
Ｒ３が送出される。すなわら、第４のマイクロプロセッ
サμＰ４は、装置本体ＤＲとリモートスキャナＲ３との
間で通信を行うリモートスキャナ通信ブロックを制御す
る。

ＩＯ２は第３のマイクロプロセラ丈μＰ３の入出力ボー
トである。入出力ボート［０３には、キーボードインタ
フェースＫＩを介して入力信号の種類、測定範囲、記録
範囲、Ｗ報の設定値、記録紙の送り速度等を設定するた
めのキーボードＫＢが接続され、測定に関連した情報を
デジタル表示する表示器ＤＰがドライバＤＲＶ５を介し
て接続され、ドライバＤＲＶ６を介して内部出力リレー
ＲＬおよび出力端子ＯＴが接続され、外箱出力リレーイ
ンタフェースＥＲｒを介して外箱出力リレー制御信号コ
ネクタＥＴが接続され、リモート制御インタフェースＰ
ＣＩを介してリモート制御用入力端子ＲＴが接続されて
いる。また、入出力ボート１０３には、第３のマイクロ
プロセッサμＰ３のバスＢ５を介して第３のマイクロブ
ロゼツナμＰ３．メモリＲＯＭ３．メモリＲＡＭ１．Ｒ
ＡＭ２．ＲＡＭ３．制御信号デコード回路５ＵＣＴ１．
５ＬＩＣＴ２．メモリ制御回路８ＦＣＴおよびメモリバ
ッファ回路ＢＦ２が接続されている。メモリＲＯＭ３に
は、第３のマイクロプロセッサμＰ３の動作プログラム
、四則演算、統計処理などのプログラムが格納されてい
る。ＲＡＭ３には、キーボードＫＢから入力される測定
条件データ。

記録条件データ、演算対象となる測定データ、それらの
演算結果２表示器ＤＰで表示される表示データなどが一
時的に格納される。なお、制御信号デコード回路５ＬＩ
ＣＴ１からは第１のマイクロプロセッサμＰ１にホール
ド要求信号ＨＯＬＤＩおよび割込み信号５ＵＩＲＩが送
出され、シリ御信号デコード回路５ＵＣＴ２からは第２
のマイクロプロセッサμＰ２にホールド要求信号ＨＯＬ
　Ｄ　２および割込み信号５ＬＩＩＲ２が送出され、メ
モリ制御回路ＢＦＣＴからは第４のマイクロプロセッサ
μＰ４にレディ信号ＲＤＹおよび割込み信号５ＩＪＩＲ
３が送出される。すなわち、第３のマイクロプロセッサ
μＰ３は、第１のマイクロプロセッサμＰ１で制御され
る測定ブロック、第２のマイクロプロセッサμＰ２で制
御される記録ブロックおよび第４のマイクロプロセッサ
μＰ４で制皿されるリモートスキャナ通信ブロック以外
の共通ブロックを制御する。

次に、第１図（ｂ）のリモートスキャナＲ８について説
明する。

本実施例の場合、装置本体ＤＲには同様に構成されてい
るリモートスキャナを最大４台接続することができるが
、第１図ではリモートスキャナＲ８１の構成のみを示し
ている。

ＩＯ２は第５のマイクロプロセッサμＰ５の入出力ボー
トである。入出力ボート［０５には、通信用ドライバ／
レシーバＤＶＲＶ２を介してリモートスキャナ通信用の
コネクタＩＦＣＮ３．ＩＦＣＮ４が接続されている。コ
ネクタＩＦＣＮ３は装置本体のコネクタｒＦｃＮ１と通
信ケーブルＣ△１を介して接続され、コネクタＩＦＣＮ
４は他のリモートスキャナＲ８２のコネクタと通信ケー
ブルＣＡ２を介して接続されている。また、入出力ボー
ト１０５には、第５のマイクロプロセッサμＰ５のバス
Ｂ９を介して第５のマイクロプロセッサμＰ５．メモ！
ＪＲＯＭ５．ＲＡＭ５．制御信号デコード回路５ＵＣＴ
３およびメモリＲＡＭ６が接続されている。ここで、第
５のマイクロプロセッサμＰ５は装置本体ＯＲとリモー
トスキャナＲ８Ｉとの間で通信を行う通信ブロックを１
ｉＩＪｔ！Ｉｌするものであり、メモリＲＯＭ５には第
５のマイクロプロセッサμＰ５の動作プログラムが格納
され、メモリＲＡＭ５には装置本体ＤＲから転送される
測定条件や測定コマンドが格納されるとともにリモート
スキャナＲ８１から装置本体ＤＲに転送される測定デー
タが格納される。

ｒ０６は第６のマイクロプロセッサμＰ６の入出力ボー
トである。入出力ボート１０６には、入力端子ＩＴ３．
スキャナＳＣ３，増幅器ＰＡ３およびＡ／Ｄ変換器ＡＤ
３よりなるＡ／Ｄ変換系統が接続されるとともに入力端
子ＩＴＪ、スキャナＳＣ４，増幅器ＰＡ４およびＡ／Ｄ
変換＠ＡＤ４よりなるＡ／Ｄ変換系統が接続されている
。これらＡ／Ｄ変換系統は装置本体ＤＲのＡ／Ｄ変換系
統と同様に構成されている。また、入出力ボートＩ０６
には、第６のマイクロプロセッサμＰ６のバス８１０を
介して第６のマイクロプロセッサμＰ６．　メ−Ｅ！Ｊ
ＲＯＭ６．ＲＡＭ６および割込み信号発生回路ＩＲＣＴ
４が接続されている。ここで、第６のマイクロプロセッ
サμＰ６は、装置本体ＤＲの第１のマイクロプロセッサ
μＰ１と同様に、Ａ／Ｄ変換系により構成される測定ブ
ロックを制御する。メモリＲＯＭ６には第６のマイクロ
プロセッサμＰ６の動作プログラム、リニアライス用デ
ータなどの演算データが格納されている。ＲＡＭ６には
第６のマイクロプロセッサμＰ６に固有のエリアと第５
のマイクロプロセッサμＰ５と共有するエリアとが設け
られていて、固有エリアにはＡ／Ｄ変換器ＡＤ３．ＡＤ
４の出力信号が測定データとして一時的に格納され、共
有エリアには第５のマイクロプロセッサμＰ５から測定
コマンドおよび測定条件データが転送格納されるととも
に測定データに対するリニアライズ演算や基準接点補償
演算などの必要な演算を行ってそれらの演算結果が一時
的に格納される。なお、割込み信号発生回路ＩＲＣＴ３
からは第５のマイクロプロセッサμＰ５に割込み信号ｒ
Ｒ４が送出される。また、制御信号デコード回路５ＵＣ
Ｔ３からは第６のマイクロプロセッサμＰ６にホールド
要求信号ｉ−１０１Ｄ　３および割込み信号５ＵＩＲ４
が送出される。

このように＃ｌｌ成された装置の動作について説明する
。

まず、装置本体ＤＲにおける測定ブロックおよび記録ブ
ロックの動作を説明する。

第１のマイクロプロセッサμＰ１は、メモリＲＡＭＩの
第３のマイクロプロセッサμＰ３との共有エリアに格納
されている測定条件データおよび測定コマンドに基づい
てスキャナＳＣ１，ＳＣ２゜増幅器ＰＡ１．ＰＡ２およ
び△／Ｄ変換器ＡＤＤ。

ＡＤ２を制御する。入力端子ＩＴ１に加えられるアナロ
グ入力信号はスキャナＳＣ１で選択されて増幅器ＰＡ１
に加えられ、増幅ＷＰＡ１で予め設定された測定レンジ
に基づいて増幅された後Ａ／Ｄ変Ｐ！４器ＡＤ１に加え
られてデジタル信号に変換される。また、入力端子ＩＴ
２に加えられるアナログ入力信号はスキャナＳＣ２で選
択されて増幅器ＰＡ２に加えられ、増幅器ＰＡ２で予め
設定された測定レンジに基づいて増幅された後Ａ／Ｄ変
換ｍＡＤ２に加えられてデジタル信号に変換される。こ
れら２系統の動作は並列的に行われる。

第１のマイクロプロセッサμＰ１は、このようにして変
換されデジタル信号に対して、キヤリプレーシミン演算
、リニアライズ演算、基準接点補償演算、スケーリング
演算、ドツト記録位置演算。

アラーム演算などの所定の演算を行い、それらの演算結
果をメモリＲＡＭ１の第３のマイクロプロセッサμＰ３
との共有エリアに格納する。

１測定周期の演算終了後、第３のマイクロプロセッサμ
Ｐ３はこれらの演算データを記録コマンドとともにメモ
リＲＡＭ２の共有エリアに格納する。

第２のマイクロプロセッサμＰ２は、メモリＲＡＭ２に
格納されたこれらのデータに基づき、各モータＭｌ、Ｍ
２．Ｍ３およびソレノイドＳＤを制御して所望のドツト
記録を得る。

さらに、第３のマイクロプロセッサμＰ３は、前述の測
定データを表示する表示器ＤＰ、測定条件、アラーム条
件、記録条件などの設定を行うキーボードＫＢ、内部出
力リレーＲＬ、外箱出力リレー、リモートスタート／ス
トップなどのリモート入力制御などを行う。

なお、これら各マイクロプロセッサμＰ１〜μＰ３の動
作は並列的に行われる。

第２図はこのような一連の動作を示すタイミングチャー
トであり、（ａ）はＡ／Ｄ変換の期間を示し、（ｂ）は
割込み信号発生回路ＩＲＣＴ１から第３のマイクロプロ
セッサμＰ３に送出されるＶｊ込み信号ｒＲ１を示し、
（Ｃ）は第３のマイクロプロセッサμＰ３から第１のマ
イクロプロセッサμＰ１に送出されるホールド要求信号
ＨＯＬ　Ｄｌを示し、（ｄ）はメモリＲＡＭＩの共有エ
リアへのアクセスタイミングを示し、（ｅ）は第３のマ
イクロプロセッサμＰ３から第１のマイクロプロセッサ
μＰ１に送出される割込み信＠５ＵＩＲ１を示し、（ｆ
）はＡ／Ｄ変換のスタートのタイミングを示し、（ｌは
記録動作の期間を示し、（ｈ）は割込み信号発生回路Ｉ
ＲＣＴ２から第３のマイクロプロセッサμＰ３に送出さ
れる割込み信号ＩＲ２を示し、（＋＞は第３のマイクロ
プロセッサμＰ３から第２のマイクロプロセッサμＰ２
に送出されるホールド要求信号ＨＯＬＤ２を示し、（ｊ
）はメモリＲＡＭ２の共有エリアへのアクセスタイミン
グを示し、（ｋ）は第３のマイクロプロセッサμＰ３か
ら第２のマイクロプロセッサμＰ２に送出される割込み
信＠５ＵＩＲ２を示している。　　゛ まず、測定ブロックにおいて、前回のスキャンに関連し
たＡ／Ｄ変換ＡＤ（ｎ−１）が終了すると、第１のマイ
クロプロセッサμＰ１から第３のマイクロプロセッサμ
Ｐ３に割込み信号ＩＲ１が送出される。第３のマイクロ
プロセッサμＰ３はこの割込み信号ＩＲ１を受けると第
１のマイクロプロセッサμＰ１にホールド要求信＠ＨＯ
ＬＤ１を送出する。第１のマイクロプロセッサμＰ１は
ホールド要求信号１−１０ＬＤ１を受けてバスＢ３を解
放し、第３のマイクロプロセッサμＰ３によるメモリＲ
ＡＭ１の共有エリアのアクセスを可能にする。第３のマ
イクロプロセッサμＰ３はメモリＲＡＭ１の共有エリア
に今回のスキャンに関連したＡ／Ｄ変換ＡＤ（ｎ）の測
定コマンドを格納するとともに前回（ｎ−１＞のスキャ
ンにおける測定データを格納する。第３のマイクロプロ
セッサμＰ３はメモリＲＡＭＩの共通エリアへのアクセ
スが完了するとホールドを解除し、第１のマイクロプロ
セッサμＰ１にｖ１込み信号５ＬＩＩＲ１を送出する。

そして、第１のマイクロプロセッサμＰ１はこの割込み
信号５ＵＩＲ１を受けることによ、　って今回のスキャ
ンのＡ／Ｄ変換ＡＤ　（Ｎ）を開始する。

一カ、記録ブロックにおいて、前前回のスキャン分の記
録動作が終了すると、第２のマイクロプロセッサμＰ２
から第３のマイクロプロセッサμＰ３に割込み信号ＩＲ
２が送出される。第３のマイクロプロセッサμＰ３はこ
の割込み信号ＩＲ２を受けると第２のマイクロプロセッ
サμＰ２にホールド要求信号ＨＯＬＤ２を送出する。第
２のマイクロプロセッサμＰ２はホールド要求信号ＨＯ
ＬＤ２を受けてバスＢ４を解放し、第３のマイクロプロ
セッサμＰ３によるメモリＲＡＭ２の共有エリアのアク
セスを可能にする。第３のマイクロプロセッサμＰ３は
メモリＲＡＭ２の共有エリアに前回のスキャン（ｎ−１
）の測定データとその記録に関連した記録コマンドを格
納する。第３のマイクロプロセッサμＰ３はメモリＲＡ
Ｍ２の共通エリアへのアクセスが完了するとホールド要
求を解除し、第２のマイクロプロセッサμＰ２に割込み
信号５ＵＩＲ２を送出する。そして、第２のマイクロプ
ロセッサμＰ２はこの割込み信号５ＬＪＩＲ２を受ける
ことによって前回のスキャン（ｎ−１）における測定デ
ータの記録を開始する。

このように構成することにより、本実施例ではＡ／Ｄ変
換１系統で３０チヤンネルのアナログ入力信号を取り込
み、２系統で６０チャンネル／２秒の測定記録速度を得
ている。

次に、第３のマイクロプロセッサμＰ３と第４のマイク
ロプロセッサμＰ４間のデータ転送について説明する。

装置本体ＤＲとリモートスキャナＲ８との間のデータ転
送処理は、リモートスキャナ側からの要求で行われるこ
とから、第３のマイクロプロセッサμＰ３と第４のマイ
クロプロセッサμＰ４とのデータ転送を優先させること
はできない。そこで、メモリバッファ回路ＢＦ１．８Ｆ
２、メモリ制御回路ＢＦＣＴおよびメモリＲＡＭ４でデ
ュアルポートメモリを構成し、常時第３のマイクロプロ
セッサμＰ３と第４のマイクロプロセッサμＰ４のアク
セスを受は付けるようにしている。

第３図はこのようなデータ転送の動作を説明するための
タイミングチセートであり、（ａ）は装置本体ＤＲ側で
のＡ／Ｄ変換の期間を示し、（ｂ）は割込み信号発生回
路ｒＲＣＴ１から第３のマイクロプロセッサμＰ３に送
出される割込み信号ＩＲ１を示し、（Ｃ）は第３のマイ
クロプロセッサμＰ３から第１のマイクロプロセッサμ
Ｐ１に送出されるホールド要求信号ＨＯＬＤ１を示し、
（ｄ）はメモリＲＡＭ１の共有エリアへのアクセスタイ
ミングを示し、（ｅ）は第３のマイクロプロセッサμＰ
３から第１のマイクロプロセッサμＰ１に送出される割
込み信号５ＵＩＲＩを示し、（ｆ）はメモリＲＡＭ４の
共有エリアへのアクセスタイミングを示し、（ａ）はメ
モリ制御回路ＢＦＣＴから第４のマイクロプロセッサμ
Ｐ４に送出される割込み信号５ＵＩＲ３を示し、ｌ）は
コマンドおよびデータ転送のタイミングを示し、（＋＞
は第５のマイクロプロセッサμＰ５から第６のマイクロ
プロセッサμＰ６に送出されるホールド要求信号ＨＯＬ
Ｄ３を示し、（ｊ）はメモリＲＡＭ６の共有エリアへの
アクセスタイミングを示し、（ｋ＞は第５のマイクロプ
ロセッサμＰ５から第６のマイクロプロセッサμＰ６に
送出される削込み信号５ＵＩＲ４を示し、（工）はリモ
ートスキャナＲ８側でのＡ／Ｄ変換の期間を示し、（ｍ
）は割込み信号発生回路ＩＲＣＴ４から第５のマイクロ
プロセッサμＰ５に送出される割込み信号ＩＲ４を示し
、（ｎ＞は割込み信号発生回路ｒＲｃＴ３から第３のマ
イクロプロセッサμＰ３に送出される割込み信号ＩＲＱ
を示している。

装置本体ＤＲの測定ブロックにおいて、前回のスキャン
に関連したＡ／Ｄ変換が終了すると、第１のマイクロプ
ロセッサμＰ１から第３のマイクロプロセッサμＰ３に
割込み信号ＩＲ１，が送出される。第３のマイクロプロ
セッサμＰ３はこの割込み信号ＩＲ１を受けると第１の
マイクロプロセッサμＰ１にホールド要求信号ＨＯＬＤ
１を送出する。第１のマイクロプロセッサμＰ１はホー
ルド要求信号ＨＯＬＤＩを受けてバスＢ３を解放し、第
３のマイクロプロセッサμＰ３によるメモリＲ△Ｍ１の
共有エリアのアクセスを可能にする。第３のマイクロプ
ロセッサμＰ３はメモリＲＡＭ１の共有エリアに今回の
スキャンに関連したＡ／Ｄ変換の測定コマンドを格納す
るとともに前回のスキャンにおける測定データをメモリ
ＲＡＭ３に格納する（■）。第３のマイクロプロセッサ
μＰ３はメモリＲＡＭ１の共通エリアへのアクセスが完
了するとホールド要求を解除し、第１のマイクロプロセ
ッサμＰ１に割込み信号５ＵＩＲ１を送出する。第１の
マイクロプロセッサμＰ１はこの割込み信号５ＬＩＩＲ
１を受けることによって今回のスキャンのＡ／Ｄ変換を
開始する。

なお、装置本体ＯＲの記録ブロックでは前）ホのように
測定ブロックの測定動作と並行して記録動作が行われる
が、第３図では省略している。

測定スキャンに同期した任意のタイミングでメモリＲＡ
Ｍ４の共有エリアがアクセスされ、第３のマイクロプロ
セッサμＰ３からリモートスキャナＲ８に関連した測定
コマンドが転送格納される（■）。メモリＲＡＭ４に測
定コマンドが格納された後、メモリ制御回路ＢＦＣＴか
ら第４のマイクロプロセッサμＰ４に割込み信号５ＵＩ
Ｒ３が加えられ、装置本体ＤＲからリモートスキャナＲ
８に測定コマンドが転送される（■）。リモートスキャ
ナＲ８１において、第５のマイクロプロセッサμＰ５か
ら第６のマイクロプロセッサｔｔ　Ｐ　６にホールド要
求信号Ｈ０１０３を送出する。第６のマイクロプロセッ
サμＰ６はホールド要求信号ＨＯＬＤ３を受けてバス８
１０を解放し、第５のマイクロプロセッサμＰ５による
メモリＲＡＭ６の共有エリアのアクセスを可能にする。

第５のマイクロプロセッサμＰ５はメモリＲＡＭ６の共
有エリアに測定コマンドを格納する〈■）。第５のマイ
クロプロセッサμＰ５はメモリＲＡＭ６の共通エリアへ
のアクセスが完了するとホールド要求を解除し、第６の
マイクロプロセッサμＰ６に割込み信号ＳＵ［Ｒ４を送
出する。第６のマイクロプロセッサμＰ６はこの割込み
信号５ＵＩＲ４を受けることによって今回のスキャンの
Ａ１０変換を開始する。そして、リモートスキャナＲ８
１から装置本体ＤＲの第４のマイクロプロセッサμＰ４
に対してＡ／Ｄ変換動作を開始したことを示す応答コマ
ンドを送出する（■）。装置本体ＯＲはこの応答コマン
ドを受けた後、リモートスキャナＲ８１に対して前回の
スキャンの測定データを要求するコマンドを送出する（
■）。第６のマイクロプロセッサμＰ６は測定データ要
求コマンドに応じて第５のマイクロプロセッサμＰ５に
割込み信号ＩＲ４を送出する。第５のマイクロプロセッ
サμＰ５は割込み信号ＩＲ４を受けることによって第６
のマイクロプロセッサμＰ６にホールド要求信号ｌ０Ｌ
Ｄ３を送出する。第６のマイクロプロセッサμＰ６はホ
ールド要求信号ＨＯＬＤ３を受けてバス８１０を解放し
、第５のマイクロプロセッサμＰ５によるメモリＲＡＭ
６の共有エリアのアクセスを可能にする。第５のマイク
ロプロセッサμＰ５はメモリＲＡＭ６の共有エリアから
前回のスキャンの測定データを読み出してＲＡＭ５に格
納する（■）。第５のマイクロプロセッサμＰ５はメモ
リＲＡＭ６の共通エリアへのアクセスが完了するとホー
ルド要求を解除する。その後、メモリＲＡＭ５に格納さ
れている前回のスキャンの測定データは装置本体ＯＲに
転送され、メモリＲＡＭ４に格納される（■）。このよ
うにしてリモートスキャナＲ８１から測定データが転送
格納された後、第４のマイクロプロセッサμＰ４は第３
のマイクロプロセッサμＰ３に対して割込み信号ＩＲ３
を送出する。第３のマイクロプロセッサμＰ３は割込み
信号ｒＲ３を受けた侵メモリＲＡＭ４に転送格納されて
いるリモートスキャナＲ８１の前回の測定データを読み
出してメモリＲＡＭ３に格納する（■）。

なお、これら装置本体ＤＲとリモートスキャナＲ８との
間のデータ伝送に伴う信号の授受は各信号毎にそれぞれ
のリモートスキャナに対して直列的に行われ、装置本体
ＤＲおよび各リモートスキャナＲ８１〜Ｒ８４における
測定動作は並列的に実行される。

これにより、本実施例では、最大３００チヤンネルのア
ナログ入力信号を２秒の周期で測定記録することができ
る。

第４図は装置各部の動作タイミングの関係を示すタイミ
ングチャートであり、（ａ）は装置本体ＤＲの測定ブロ
ックおよびリモートスキャナＲ８におけるＡ／Ｄ変換の
タイミングを示し、（ｂ）はａ置本体ＤＲとリモートス
キャナＲ８との間での通信のタイミングを示し、（Ｃ）
は装置本体ＯＲの共通ブロックにおける演算処理のタイ
ミングを示し、（ｄ）は装置本体ＯＲの記録ブロックに
おける記録のタイミングを示している。

すなわち、各△／Ｄ変換系統におけるＡ／Ｄ変換動作は
１．６７秒で行われ、装置本体ＤＲと各リモートスキャ
ナＲ８との間での通信は４００ミリ秒で行われ、演算処
理は約１秒で行われ、記録動作は１．８秒で行われる。

なお、記録にあたっては、３００チヤンネルの測定信号
とこれら測定信号に対する６０チヤンネルの演算結果よ
りなる最大３６０チヤンネルの記録が行われる。

このように構成することにより、複数のマイクロプロセ
ッサによる分散処理構成になっていることから、全機能
を有するシステム構成から一部機能を省略したシステム
構成まで任意の構成の装置を容易に構築することができ
る。例えば、記録ブロックを取り除いてデータロガ−と
して構成することもできる。また、装置本体から測定ブ
ロックを取り除き、測定機能はすべてリモートスキャナ
に設けるようにしてもよい。

また、装置本体とリモートスキャナとで測定プロツクに
関連したハードウェアを共通化でき、コストを下げるこ
とができる。

なお、上記実施例では、入力信号がアナログ入力信号の
例について説明したが、デジタル信号であってもよい。

この場合には、Ａ／Ｄ変換系統の代りにデジタル信号の
波形整形などを行うシグナルコンディショナを設ければ
よい。

また、リモートスキャナやＡ／Ｄ変換系統の数は実施例
に限定されるものではなく、必要に応じて増減できる。

また、上位通信インタフェースを設けることにより、デ
ータ収録ターミナルとして用いることもできる。

（発明の効果） 以上説明したように、本発明によれば、複数のマイクロ
プロセッサによる最適分散処理構成としていることから
、より多数のアナログ入力信号をより高速で安定に記録
できる多点記録装置が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成説明図、第２図は
第１図の装置本体の動作を説明するためのタイミングチ
ャート、第３図は第１図の装置本体とリモートスキャナ
との間でのデータ伝送の動作を説明するためのタイミン
グチャート、第４図は各部の動作のタイミングを説明す
るためのタイミングチャートである。

Claims (1)

1. 【特許請求の範囲】 装置本体に設けられているスキャナおよび装置本体と通
   信手段を介して接続されるリモートスキャナから選択的
   に送出される入力信号の大きさをデジタル表示するとと
   もにドットパターンによりアナログ的に記録する多点記
   録装置において、第１のマイクロプロセッサにより制御
   される測定ブロックと、第２のマイクロプロセッサによ
   り制御される記録ブロックと、第４のマイクロプロセッ
   サにより制御されるリモートスキャナ通信ブロックと、
   第３のマイクロプロセッサにより制御されるその他の共
   通ブロックとで構成され、第１のマイクロプロセッサは
   第３のマイクロプロセッサと共有するメモリエリアに第
   ３のマイクロプロセッサから格納される測定コマンドに
   基づいて１測定周期の測定データに対する所定の演算を
   行いその演算結果を第３のマイクロプロセッサ第４のマ
   イクロプロセッサは第３のマイクロプロセッサと共有す
   るメモリエリアに第３のマイクロプロセッサから格納さ
   れる測定起動コマンドに基づいてリモートスキャナを起
   動するとともにリモートスキャナによる測定データを第
   ３のマイクロプロセッサと共有するメモリエリアに格納
   し、第３のマイクロプロセッサは記録コマンド、第１の
   マイクロプロセッサと共有するメモリエリアに格納され
   た演算結果および第４のマイクロプロセッサと共有する
   メモリエリアに格納されたリモートスキャナによる測定
   データを第２のマイクロプロセッサと共有するメモリエ
   リアに格納するとともに第１のマイクロプロセッサ、第
   ２のマイクロプロセッサおよび第４のマイクロプロセッ
   サの並列動作、測定条件の設定表示、外部出力を含む制
   御を行い、 第２のマイクロプロセッサは第３のマイクロプロセッサ
   と共有するメモリエリアに格納された演算結果および記
   録コマンドに従ってドット記録のための制御を行うこと
   を特徴とする多点記録装置。