JPS63114238A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS63114238A JPS63114238A JP61260925A JP26092586A JPS63114238A JP S63114238 A JPS63114238 A JP S63114238A JP 61260925 A JP61260925 A JP 61260925A JP 26092586 A JP26092586 A JP 26092586A JP S63114238 A JPS63114238 A JP S63114238A
- Authority
- JP
- Japan
- Prior art keywords
- stem base
- insulator
- semiconductor package
- outer lead
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ｊｌｌ要
求発明の第１の半導体パッケージは、ステムベースとア
ウターリードを絶縁する絶縁体が少なくともパッケージ
内側のステムベース表面より突出した形状であることを
特徴とする。
ウターリードを絶縁する絶縁体が少なくともパッケージ
内側のステムベース表面より突出した形状であることを
特徴とする。
本発明の第２の半導体パッケージは、ステムベースとア
ウターリードを絶縁する絶縁体の上部又はステムベース
表面より突出した該絶縁体の外周に絶縁リングを設けた
ことを特徴とする。
ウターリードを絶縁する絶縁体の上部又はステムベース
表面より突出した該絶縁体の外周に絶縁リングを設けた
ことを特徴とする。
このように、絶縁体を少なくともパッケージ内側のステ
ムベース表面より突出した形状にするか、絶縁体の上部
又はステムベース表面より突出した該絶縁体の外周に絶
縁リングを設けることによって、半導体パッケージに多
数の電子部品を実装する場合においても、電子部品をス
テムベースに固定するためのろう材が流れてアウターリ
ードと接続し、ステムベースとアウタリード間が電気的
に短絡するのを防止することができる。
ムベース表面より突出した形状にするか、絶縁体の上部
又はステムベース表面より突出した該絶縁体の外周に絶
縁リングを設けることによって、半導体パッケージに多
数の電子部品を実装する場合においても、電子部品をス
テムベースに固定するためのろう材が流れてアウターリ
ードと接続し、ステムベースとアウタリード間が電気的
に短絡するのを防止することができる。
本発明は半導体パッケージに関するものであり、更に詳
しく言えばステムベースとアウターリードを絶縁する絶
縁体の形状若しくは絶縁リンクに関するものである。
しく言えばステムベースとアウターリードを絶縁する絶
縁体の形状若しくは絶縁リンクに関するものである。
従来の半導体パー２ケージの構造を第３図に示す、（ａ
）は底面図、（ｂ）は正面図、（Ｃ）は側面の断面図、
（ｄ）は（Ｃ）中Ａで示した部分の拡大図である０図に
おいて、ｌはケース本体。
）は底面図、（ｂ）は正面図、（Ｃ）は側面の断面図、
（ｄ）は（Ｃ）中Ａで示した部分の拡大図である０図に
おいて、ｌはケース本体。
２はアウターリード、３はステムベース４とアウターリ
ードとを絶縁する絶縁体、４はステムベースである。絶
縁体は第３図（Ｃ）に拡大して示したようにステムベー
ス表面とほぼ平らになるように設けられている。
ードとを絶縁する絶縁体、４はステムベースである。絶
縁体は第３図（Ｃ）に拡大して示したようにステムベー
ス表面とほぼ平らになるように設けられている。
ところで、近年半導体用ステムも他の電子部品と同様に
、小型化・高密度実装が要求され、またステムベースか
ら外部への電気的接続を行なうアウターリード数も増え
、リード間隔は益々狭くなる傾向にある。この為ステム
ベースに取り付けられる電子部品との間隔も狭くなり、
電子部品をステムベースに接着するろう材が流れてアウ
ターリードと接続してしまい、電気的短絡を引き起こす
ことがある。
、小型化・高密度実装が要求され、またステムベースか
ら外部への電気的接続を行なうアウターリード数も増え
、リード間隔は益々狭くなる傾向にある。この為ステム
ベースに取り付けられる電子部品との間隔も狭くなり、
電子部品をステムベースに接着するろう材が流れてアウ
ターリードと接続してしまい、電気的短絡を引き起こす
ことがある。
本発明はかかる点に鑑みて創作されたものであり、アウ
ターリードの絶縁を完全ならしめ、信頼性に優れた半導
体パッケージの提供を目的とする。
ターリードの絶縁を完全ならしめ、信頼性に優れた半導
体パッケージの提供を目的とする。
第１図は本発明の半導体パッケージの原理構成を示す側
面断面図（（ａ）、（ｂ）、（ｃ））及びその絶縁体若
しくは絶縁体リング部の拡大図（（ｄ）、（ｅ）、（ｆ
）である、ここで第１図（ｄ）は（ａ）の、（ｅ）は（
ｂ）の、（ｆ）は（Ｃ）のそれぞれ（ａ）（ｂ）（ｃ）
にＢで示した部分の拡大図である０図中、同じものにつ
いては第３図と同一符号で示してあり、５は絶縁リング
である。
面断面図（（ａ）、（ｂ）、（ｃ））及びその絶縁体若
しくは絶縁体リング部の拡大図（（ｄ）、（ｅ）、（ｆ
）である、ここで第１図（ｄ）は（ａ）の、（ｅ）は（
ｂ）の、（ｆ）は（Ｃ）のそれぞれ（ａ）（ｂ）（ｃ）
にＢで示した部分の拡大図である０図中、同じものにつ
いては第３図と同一符号で示してあり、５は絶縁リング
である。
第１図（ａ）、（ｄ）に示した半導体パッケージは絶縁
体がステムベース表面より突出した形状を有している特
許請求の範囲第１項に記載の半導体パッケージに対応す
るものである。
体がステムベース表面より突出した形状を有している特
許請求の範囲第１項に記載の半導体パッケージに対応す
るものである。
第１図（ｂ）、（ｅ）では、絶縁体の形状は従来例と同
様であるが、絶縁体上部に絶縁リングを設けてあり、第
１図ＣＣ）、（ｆ）はステムベースより突出した形状の
絶縁体の外周に絶縁リングを設けたものであり、これら
は特許請求の範囲第２項に対応するものである。
様であるが、絶縁体上部に絶縁リングを設けてあり、第
１図ＣＣ）、（ｆ）はステムベースより突出した形状の
絶縁体の外周に絶縁リングを設けたものであり、これら
は特許請求の範囲第２項に対応するものである。
本発明の半導体パッケージは、絶縁体をステムベースよ
り突出した形状に設けることにより、若しくは絶縁リン
グを絶縁体上部に又はステムベースより突出した該絶縁
体の外周に設けることにより、電子部品をステムベース
に接着するためのろう材がアウターリードへ流れ込んで
電気的短絡が生じるのを阻ｌ二することができる。
り突出した形状に設けることにより、若しくは絶縁リン
グを絶縁体上部に又はステムベースより突出した該絶縁
体の外周に設けることにより、電子部品をステムベース
に接着するためのろう材がアウターリードへ流れ込んで
電気的短絡が生じるのを阻ｌ二することができる。
次に図を参照しながら本発明の実施例について説明する
。第２図（ａ）、（ｂ）は本発明の半導体パフケージの
側面断面図及びその部分拡大図である。なお底面図及び
正面図はそれぞれ第３図（ａ）、（ｂ）に示したのと同
様である。
。第２図（ａ）、（ｂ）は本発明の半導体パフケージの
側面断面図及びその部分拡大図である。なお底面図及び
正面図はそれぞれ第３図（ａ）、（ｂ）に示したのと同
様である。
図において、第１図、第３図と同じ符号で示したものは
、同じものを示す０本実施例は電子部品としてペルチェ
素子６を実装しており、７はファイバー、８はＬＤ素子
、９はＦＤ素子、１０はサーミスターである。１１はペ
ルチェ素子６をステムベースに固定するろう材であり、
ステムベース表面より突出した形状の絶縁体３及び該絶
縁体のステムベース表面より突出した該絶縁体の外周に
設けた絶縁リング５によって７ウターリード２に流れ込
むのを完全に防止している。
、同じものを示す０本実施例は電子部品としてペルチェ
素子６を実装しており、７はファイバー、８はＬＤ素子
、９はＦＤ素子、１０はサーミスターである。１１はペ
ルチェ素子６をステムベースに固定するろう材であり、
ステムベース表面より突出した形状の絶縁体３及び該絶
縁体のステムベース表面より突出した該絶縁体の外周に
設けた絶縁リング５によって７ウターリード２に流れ込
むのを完全に防止している。
ここで絶縁体の材料は、通常の絶縁ガラスであり、絶縁
リングの材料はセラミックである。尚。
リングの材料はセラミックである。尚。
これら以外の材料であっても十分な絶縁性、成形性のあ
るものであれば用いることができる。
るものであれば用いることができる。
以上のように、本発明によれば半導体パッケージに電子
部品を多数実装する場合においても、電子部品を固定す
るろう材のアウターリードへの流れ込みによる電気的短
絡を防止することができ、信頼度を向上させることがで
きる。
部品を多数実装する場合においても、電子部品を固定す
るろう材のアウターリードへの流れ込みによる電気的短
絡を防止することができ、信頼度を向上させることがで
きる。
第１図（ａ）、（ｂ）、（ｃ）は本発明の原理構成を示
す断面図、（ｄ）、（ｅ）、（ｆ）はそれぞれの部分拡
大図。 第２図は本発明の実施例にかかる断面図（ａ）、及びそ
の部分拡大図。 第３図は従来例を示す断面図であり、（ａ）は背面図、
（ｂ）は正面図、（Ｃ）は側面断面図。 （ｄ）は（ｃ）の部分拡大図である。 （符号の説［Ｊ］） １・・・ケース本体、 ２・・・アウターリード、 ３・・・絶縁体。 ４・・・ステムベース、 ５・・・絶縁リング、 ６・・・ベルチェ素子。 ７・・・ファイバー、 ８・・・ＬＤ素子。 ９・・・ＦＤ素子。 １０・・・サーミスター、 １１・・・ロウ材。
す断面図、（ｄ）、（ｅ）、（ｆ）はそれぞれの部分拡
大図。 第２図は本発明の実施例にかかる断面図（ａ）、及びそ
の部分拡大図。 第３図は従来例を示す断面図であり、（ａ）は背面図、
（ｂ）は正面図、（Ｃ）は側面断面図。 （ｄ）は（ｃ）の部分拡大図である。 （符号の説［Ｊ］） １・・・ケース本体、 ２・・・アウターリード、 ３・・・絶縁体。 ４・・・ステムベース、 ５・・・絶縁リング、 ６・・・ベルチェ素子。 ７・・・ファイバー、 ８・・・ＬＤ素子。 ９・・・ＦＤ素子。 １０・・・サーミスター、 １１・・・ロウ材。
Claims (2)
- （１）ステムベースとアウターリードを絶縁する絶縁体
が少なくともパッケージ内側のステムベース表面より突
出した形状であることを特徴とする半導体パッケージ。 - （２）ステムベースとアウターリードを絶縁する絶縁体
の上部又はステムベース表面より突出した該絶縁体の外
周に絶縁リングを設けたことを特徴とする半導体パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260925A JPS63114238A (ja) | 1986-10-31 | 1986-10-31 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61260925A JPS63114238A (ja) | 1986-10-31 | 1986-10-31 | 半導体パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63114238A true JPS63114238A (ja) | 1988-05-19 |
Family
ID=17354669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61260925A Pending JPS63114238A (ja) | 1986-10-31 | 1986-10-31 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63114238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629423A (ja) * | 1992-07-07 | 1994-02-04 | Nippon Seiki Co Ltd | 封着用ガラス成型体 |
-
1986
- 1986-10-31 JP JP61260925A patent/JPS63114238A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629423A (ja) * | 1992-07-07 | 1994-02-04 | Nippon Seiki Co Ltd | 封着用ガラス成型体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440169A (en) | Resin-packaged semiconductor device with flow prevention dimples | |
| KR100186309B1 (ko) | 적층형 버텀 리드 패키지 | |
| US6500698B2 (en) | Method for fabricating a stacked semiconductor chip package | |
| US4949225A (en) | Circuit board for mounting electronic components | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| JPH09260436A (ja) | 半導体装置 | |
| KR960043144A (ko) | 다중 칩 패키지 제조방법 | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JPS63114238A (ja) | 半導体パツケ−ジ | |
| JP2000188351A (ja) | 半導体装置 | |
| JPH05326796A (ja) | 半導体装置用パッケージ | |
| JPH0328511Y2 (ja) | ||
| JP2506938Y2 (ja) | 樹脂封止型電子回路装置 | |
| KR200156148Y1 (ko) | 반도체 패키지 | |
| JPS635250Y2 (ja) | ||
| JPH04247645A (ja) | 金属基板の実装構造 | |
| JPH0795575B2 (ja) | 半導体整流素子 | |
| KR0167281B1 (ko) | 비엘피 패키지 | |
| JPH04106941A (ja) | 樹脂封止型半導体装置 | |
| JPS6120780Y2 (ja) | ||
| JP2591614Y2 (ja) | 気密端子 | |
| KR960000942Y1 (ko) | 반도체장치의 리드프레임 | |
| JPS5890748A (ja) | 半導体装置 | |
| JPS6130287Y2 (ja) | ||
| JPH05226507A (ja) | 表面実装型半導体素子パッケージ |