JPS63141167A - プロセツサ間デ−タ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明はプロセッサ間とくにマイクロプロセッサ間でデ
ータやプログラムなどの種々の情報を単方向ないしは双
方向に比較的簡単な構成で通信する方式に関する。

〔従来の技術〕

種々の分野に小形計算機の利用が広がるにつれて、計算
機ないしはプロセッサ間で上述のデータ等の情報の伝達
ないしは交信を行なう必要性が増して来ている。よく知
られているように、計算機間の比較的本格的な通信系と
してはＬＡＮ　　（ローカル・エリア・ネントワーク）
方式があり、またより規模が小なプロセッサ間の通信系
としてはいわゆる共有メモリ方式や共有バス方式が知ら
れている。

〔発明が解決しようとする問題点〕

しかし、プロセッサ間の通信はさらに小規模な系内でも
必要となることが多く、かかる用途には上記のいずれの
従来方式も複雑すぎて経済的に引き合わないことが多い
、かかる小規模なプロセッサ通信の必要性は例えば計算
機に新しい機能を追加するためにプロセッサを増設する
ような場合に生じる。追加すべき新機能としてはより高
度な計算機能であることもあり、より便利なオペレーテ
ィングシステムの利用であることもあるので、これらの
場合には既設のプロセッサとは異種のプロセッサを追加
することになる。また、データ処理能力を増やすために
同種のプロセッサの個数を増して並列処理を行なわせる
必要が生じることもある。いずれにせよ、これらの場合
にもプロセッサ間の情報とくにデータの通信が必要であ
り、通信の速度は極力高いことが必要だが、通信すべき
情帽量としてはそれほど大量を要しないことが多い。

かかる観点から前述の従来方式を評価すると、ＬＡＮ系
は通信ないしは伝送路を介して高速でかつ大量に情報の
交信が可能であるが、元来はスタンドアローンの計算機
を相互連係して情報資源の共通化をねらったものだけに
伝送路や付属のアダプタ装宜頻がかなり高価につ（ので
、相当な投資をしても引き合う用途において始めて経済
性があるものである。また、アダプタ装置と計算機ない
しはプロセッサの通信はふつうシリアルになされるので
、その速度が伝送路上の通信速度に比べて大幅に落ちる
ので、前述の高通信速度の立場から見て不充分である。

また、共存メモリ方式や共有バス方式について見ると、
いずれも充分高速でしかもかなり大量のプロセッサ間デ
ータ通信が可能であるが、その反面データ通信になおか
なり複雑な回路が必要で、通信時に各プロセッサ側で実
行すべきソフトウェアもふつうに想像されるよりも複雑
でむしろその作成が相当煩雑になるのが実状である。

このように、比較的小規模であるが高速でプロセッサ間
の通信を行ないたい要求に関しては、従来のいずれの通
信方式もかなり大量のデータ通信をねらったものであっ
て、通信速度の点ないしは経済的な観点からあまり適し
たものとはいえなかった。

本発明の目的ないし課題は、データ通信すべきプロセッ
サ数が限られており情報通信量も比較的少なくてよい小
規模な複数プロセッサ系内のデータ通信に適するよう、
ハードウェア面の構成が簡素でソフトウェア面の負担も
少なくて済むプロセッサ間データ通信方式を得ることに
ある。

〔問題点を解決するための手段〕

本発明によれば上述の課題はデータ通信すべき１対のプ
ロセッサに対し両プロセッサのデータバスを相互に接続
分離可能なデータバス接続手段を設けてプロセッサごと
に該データバス接続手段を指定するためのアドレスを設
定し、該データバス接続手段のアドレスが指定されたこ
とを条件としてデータバス接続手段を介するデータの書
込指令および読込指令を有効化する読書き許可手段と該
読書き許可手段により有効化された自己側からの書込指
令によりセットされ相手側プロセッサからの有効化され
た読込指令によりリセットされてセット時に相手方プロ
セッサへの割込信号を発する割込手段とを設け、データ
通信に当たっては一方のプロセッサ側からデータバスに
データを乗せるとともに有効化された書込指令を割込手
段に送って他方のプロセッサに割込信号を発しさせ、他
方のプロセッサ側ではこの割込信号に基づいて有効化さ
れた読込指令をデータバス接続手段に送って該データバ
ス接続手段を接続状態に置いてデータバス上のデータを
読込むとともに１ｆｆｌ込指令を一方のプロセッサに対
してデータの受取確認信号として与えるようにすること
により解決される。

本発明による上述のデータ通信はあまり多数でない任意
の複数プロセッサ間で可能であるが、咳複数プロセッサ
中の任意の１対のプロセッサの組み合わせに対して上述
の構成にいうデータバス接続手段が設けられる。このデ
ータバス接続手段により連系されるべきプロセッサはも
ちろん異種である場合もあり、例えば一方が８ビツト系
で他方が１６ビツト系でありうるので、この場合には双
方のプロセッサ系中の８ビツトのデータバス間にデータ
バス接続手段が設けられる。データバス接続手段は例え
ばかかる８本のデータバスに対するいわばスイッチ回路
であって、各スイッチはトランジスタで構成されたいわ
ゆるトランスミ７シツンゲートであってよく、必要なタ
イミングでゲートを開いて双方のプロセッサに属する複
数本のデータバスをそれぞれ接続できるものであればよ
い。

両プロセッサ間で双方向のデータ通信をするときには、
もちろんかかるトランスミ７シツンゲートには双方向性
のものが用いられる。

上述の構成にいう読書き許可手段と割込手段とは、同様
にデータ通信が双方向性でる場合は各プロセッサごとに
設けられる。読書き許可手段の方は各プロセッサから発
しられる書込指令ないしは読込指令を前述のデータバス
接続手段の各プロセッサから見たアドレスが指定された
ときに限って有効化するためのもので、この限定有効化
を可能にするためにデータバス接続手段には各プロセッ
サについてのアドレスが設定される。このアドレスはい
わゆる物理アドレスであって、もちろん各プロセッサに
ついて異なり得る０例えば、あるプロセッサが１６ビツ
ト系であってアドレス上にいわゆるセグメンテーシッン
がなされているときには例えば２０ビツトのアドレスに
よってそのプロセッサからデータバス接続手段がデータ
の書込み先ないしは読み取り元として指定される。この
ように両プロセッサが互いに異種であっても、それぞれ
のプロセッサがもつアドレス空間中の１個の物理アドレ
スをデータバス接続手段に振り当てておくことにより、
データをデータバス接続手段を介して相手方プロセッサ
に送りあるいは逆にそれから受は取ることが可能になる
。換言すれば、各プロセッサはデータバス接続手段に振
り当てであるアドレスをそのアドレスバスに乗せること
によりデータ通信を指令するわけである。

割込手段の方は、上述のようにして有効化されな書込指
令が一方のプロセッサ側から発しられたとき、その旨を
割込信号の形で他方のプロセッサ側に知らせるためのも
のである。この割込信号の割込み優先度としては、停電
時の緊急データ退避のような最高優先度を与える要はな
いが、比較的高い方の優先度に設定しておくのがデータ
通信の高速化を図る上で望ましい、従って、割込信号を
受けたプロセッサでは何らかの動作を行なっていても、
原則的にはそれを中断してデータ通信の受取り動作に入
る。この動作はデータバス接続手段のそのプロセッサか
ら見たアドレス指定と読込指令の発信によって行なわれ
、読書き許可手段により有効化された読込指令はデータ
バス接続手段を短時間接続状態に置いて発信元プロセッ
サからのデータを受は取る。この有効化された読込指令
は同時に発信元プロセッサに対する受取確認信号として
も用いられ、該発信元プロセッサがこれを受取ったとき
１バイトなり１ワ一ド分のデータ通信が完了する。もち
ろん、この動作は必要なデータ量のデータ通信が完了す
るまで繰り返えせばよい。

〔作用〕

以上の記載からすでに明らかなように、本発明における
データバス接続手段は必要ビット数のいわばスイッチ回
路でよく、簡単な構成のものとすることができる。また
、読書き許可手段や割込手段もいずれも簡単な電子回路
で構成できる。すなわち前者は各プロセッサについて設
定されたデータバス接続手段がもつ特定のアドレスを検
出できる論理回路と少数のゲートを組み合わせれば足り
、後者も原理上は１個のラッチないしはプリンブフロッ
プであってよい。

また各プロセッサはアドレス指定と組み合わせて書込指
令または読込指令を発するだけでデータ通信を指定する
ことができるので、それ自身に属するＲＡＭへのデータ
の読み書きと実質的に異ならない容易さでデータ通信が
なされる。従って、各プロセッサに対するソフトウェア
上の負担は極めて軽く、読書き許可手段や割込手段を構
成するハードウェアも高速で動作するから、データ通信
速度もＲＡＭへのデータの出し入れと余り変わらない程
度に高速化される。このように、本発明の実施に要する
ハードウェア、ソフトウェア両面の構成を簡素化し、か
つデータ通信速度を上げることによって前述の課題が達
成される。

〔実施例〕

以下図を参照しながら、本発明の代表的な実施例を具体
的に説明する。第１図は２個のプロセッサ１０．２０間
のデータ通信に本発明方式を実施するに必要な諸手段を
八−ドウエア面で例示するもので、第２図はその動作上
の主な信号類の波形を示すものである。なお両図につい
て、書込指令■。

読込指令ＲＤおよび受取確認信号ＡＣＫ等の主な信号類
は負論理の形で示されていることに留意されたい。

第１図において、プロセッサ１０側のデータバス１１と
プロセッサ２０側のデータバス１２との間に設けられた
データバス接続手段３０は双方向性のトランスミツシラ
ンゲート群であって、その枠内に示された２個のトラン
スミッシ四ンゲート３１．３２の組がデータバスのビッ
ト数に対応する数だけ並列的に備えられている。各トラ
ンスミツシランゲートは単一ない°しは少数のトランジ
スタであり、それらにイネーブル指令■１が与えられた
ときデータバスはプロセッサ１０に向けてデータ通信が
なされるようにトランスミソシランゲートが開き、イネ
ーブル指令［ＩＮ２が与えられたときプロセッサ２０に
向けてトランスミツシランゲートが開かれる。一方、両
プロセッサのアドレスバス１２．２２の方は、図で一点
鎖線で囲んで示されたそれぞれのプロセッサに属する読
書き許可手段４０．５０内のアドレスセレクタないしは
アドレス特定回路４１．５１にそれぞれ接続されており
、それぞれのプロセッサについて設定されたデータバス
接続手段３０に対するアドレスがそれぞれのアドレスバ
スに乗せられたときそれを検出して、該アドレスが特定
された旨を示す信号を読書き許可手段４０．５０内のア
ンドゲート４２．５２およびナンドゲー）４３．５３の
一方の入力に送る。これらのアントゲ−）４２．５２と
ナントゲート４３．５３とはそれらの他方の入力にそれ
ぞれプロセッサ１０．２０からの書込指令−Ｒと読込指
令ＲＤとを受けており、前述のアドレス特定信号の存在
を条件に有効化された書込指令−Ｒと読込指令ＲＤをそ
れぞれ発する。

第１図の中央に示された割込一手段６０．７０は本質的
には各１個のフリップフロップ６１．７１で構成されて
よく、これらのフリップフロップ６１．７１はこの例で
はＤ形のフリ７ブフロツプであって、そのデータ人力り
には常に論理値ｒＨＪが与えられており、そのクロック
人力Ｃにそれぞれ前述のアントゲ−）　４２．５２から
の有効化された書込指令■を受けたときエツジトリガさ
れてセットされ、それらのＱ出力からそれぞれ割込信号
ＩＮＴを発する。

これらのフリップフロップ６１　、７１のリセット信号
Ｒには前述のナンドゲー）４３．５３の出力がオアゲー
）６２．７２を介して与えられており、これらのナント
ゲートから有効化された読込指令［１０がそれぞれ与え
られたとき、それによってフリップフロラ１６１．７１
　はリセットされる０両オアゲート６２．７２にはリセ
ット信号Ｒも与えられているが、これは系への電源投入
時などに該リセット信号Ｒによりフリップフロップ６１
．７１を基準状態にリセットするためのものである。

以上でハードウェア構成の説明を終えたので、ついで第
２１！ｌを参照しながらデータ通信時の系の動作を説明
する。同図（ａ）〜（ｅ）°はデータ通信の送信側プロ
セッサから見た動作を、（ｆ）〜（１目よ受信側プロセ
ッサから見た動作を説明するためのものである。以下の
説明の都合上、データ通信はプロセッサ１０側からプロ
セッサ２０に対してなされるものとする。

データ通信の開始に当たって、プロセッサ１０はまず同
図＋ａｌに示すようにそのアドレスバス１２にデータバ
ス接続手段のアドレスを乗せるとともに、データ通信す
べきデータ同図の）のようにそのデータバス１１に乗せ
る。もちろん、この時にはデータバス接続手段の各トラ
ンスミツシランゲートは閉じているので、データはまだ
プロセッサ２０側には伝えられない、ついでプロセッサ
１Ｇは書込指令ｉをアンドゲート４２に発するとともに
自らは同図＋８１に示すように今までの動作状態から待
機状態に移る。アドレスバス１２を介してデータバス接
続手段のアドレスが指定されたことにより、アドレス特
定回路４１はデータバス接続手段が特定された旨の信号
を出してアンドゲート４２をイネーブルしているので、
それに与えられた書込指令はを直ちに有効化されて読書
き許可手段４０から出力され、割込手段７０のフリツプ
フロップ７１をセットし、これにより割込手段７０から
割込信号ＩＮＴが同図（ｆｌに示すようにプロセッサ２
０に与えられる。

この割込信号ＩＮＴを受けたプロセッサ２０側では他の
動作中であってもその動作を中断して読込プログラムを
起動させる。これによって同図（幻に示すようにそのア
ドレスバス２２に今度はプロセッサ２０から見たデータ
バス接続手段のアドレスを乗せ、アドレス特定回路５１
からデータバス接続手段がプロセッサ２０側から特定さ
れた旨の信号を出させた上で、同図（ｈ）に示すように
読込指令１１０をナントゲート４３．５３に発する。こ
の読込指令■は直ちに有効化され、読書き許可手段５０
からこの読込指令ｉが発しられてデータバス接続手段３
０にイネーブル指令ｉ「として与えられる。これによっ
てそのトランスミツシランゲート３２が開かれ、データ
バスｌｌ上に乗せられているデータ通信すべきデータが
同図＋１１に示すようにプロセッサ２０側のデータバス
２１上に現われるので、プロセッサ２０は直ちにこれを
読込むことができる。またこれと同時に、読書き許可手
段５０から発しられる有効化された読込指令ｉはオアゲ
ート７２を介して割込手段７０のフリツプフロップ７１
をリセットするので、それから出力されていたプロセッ
サ２０に対する割込信号ＩＮＴはこの時点で同図（ｄｌ
に示すように消失される。有効化された読込指令ｎはさ
らに同図（ｄｌに示すよう・に受取確認信号πｒとして
プロセッサ１０にこの時点で与えられ、これに基づいて
プロセッサ１０はそれまでの一時待機の状態を解いて動
作状態に戻る。

プロセッサ１０はこの動作状態に復帰後に書込指令■を
止め、またそのデータバスｌｌ上に乗せていたデータお
よびアドレスバス１２上に乗せていたデータバス接続手
段３０のアドレスを消失させて最初の状態に戻る。一方
、プロセッサ１０偏でも前述のデー多の読込み終了後に
読込指令ＲＤを消失させ、かつアドレスバス２２に乗せ
ていたデータバス接続手段３０のアドレスを消失させて
最初の状態に戻る。

なお、プロセッサ２０側のデータバス１１上のデータも
読込指令ｉの消失と同時にデータバス接続手段３０のト
ランスミツシランゲート３２が閉じるのでこれに応じて
消失し、この時点でプロセッサ１０への受取確認信号へ
ＣＭも消失する。

以上の一連のデータ通信上の動作は、データがプロセッ
サ２０側からプロセッサ１０偏に通信される場合も、容
易にわかるように全く対称的に行なわれるので、その説
明は重複を避けるため省略する。

第１図に示された実施例ではデータ通信は双方向性であ
って、どちらのプロセッサ側からデータバス接続手段に
書込指令を任意の時点で発してもよく、先に書込指令を
発した方のプロセッサがデータの発信元としての優先度
を獲得する。しかし、理論的には両プロセッサが全く同
時に書込指令を発する事態も起こり得ないことではなく
、前述の実施例では双方のプロセッサが書込指令を発し
た後に待機状態に入ってしまい、かついずれのプロセッ
サ側からも受取確認信号が発しられなくなるので、両プ
ロセッサの待機状態がいずれも解けず、系がいわばスト
ール状態に嵌り込むことが考えられる。かかる事態は実
際上゛はまず起こり得ないのであるが、それに対する予
防手段を講じて磨く方が安全な場合もある。この手段と
しては、例えば両プロセッサに優先度上の順位を決めて
おき、優先度が上位のプロセッサが書込指令を発したと
きにその旨を１本の制御線を介してもう一方のプロセッ
サに知らせておき、優先度が下位のプロセッサ側ではこ
の制御線のステータスを見て上位のプロセッサから書込
指令が発しられていない場合に限って自ら書込指令を発
し得るようにすればよい。

あるいはデータバス接続手段にラッチ機能を持たせて、
データバスにデータを乗せたプロセッサがこれにデータ
をラッチさせた後に直ちに動作状態に戻れるようにすれ
ばよい、いずれにせよ、かかる予防手段もあまり系の構
成を複雑化させることなく必要な場合に講じることがで
きる。

〔発明の効果〕

以上説明したとおり、本発明によればデータ通信すべき
プロセッサ数が比較的少なくそれほど大量の情報通信を
要しない複数プロセッサ系に対するプロセッサ間データ
通信方式として、いずれも簡素な構成のデータバス接続
手段と読書き許可手段と割込手段とを系内に設けておき
、データ通信に当たっては一方のプロセッサ側からデー
タバスにデータを乗せるとともにを効化された書込指令
を割込手段に送って他方のプロセッサに割込信号を発し
させ、他方のプロセッサ側ではこの割込信号に基づいて
育効化された読込指令をデータバス接続手段に送って該
データバス接続手段を接続状態に置いてデータバス上の
データを読込むとともに該読込指令を一方のプロセッサ
に対してデータの受取確認信号として与えるようにした
ので、従来手段と比べて非常に少ない費用でプロセッサ
間のデータ通信を実現することができる。また各プロセ
ッサはアドレス指定と組み合わせて書込指令または読込
指令を発するだけでデータ通信を指定することができる
ので、それ自身に属するＲＡＭへのデータの読み書きと
実質的に異ならない容易さでデータ通信をすることがで
きる。さらに、各プロセッサにおけるデータ通信に関連
するソフトウェアも非常に簡単なものですみ、かつ読書
き許可手段や割込手段を構成するハードウェアも高速で
動作するから、データ通信速度もＲＡＭへのデータの出
し入れと余り変わらない程度に高速化を図ることができ
る。

【図面の簡単な説明】

図はいずれも本発明の説明用であり、第１図は１対のプ
ロセッサ間の双方向データ通信に本発明によるプロセッ
サ間データ通信方式を実施する際に要する諸手段をハー
ドウェア面で示す回路図、第２図は該実施例におけるデ
ータ通信の全体動作を説明するための主な信号類の波形
図である０図において、 １０．２０ｊプロセツサ、１１，２１：データバス、１
２．２２＋アドレスバス、３０：データバス接続手段、
３１．３２＋デ一タバス接続手段の構成例としてのトラ
ンスミツシランゲート、４０．５０Ｆ読書き許可手段、
４１．５１ニアドレス特定回路、４２．５２＋アンドゲ
ート、４３，５３：・ナントゲート、６０．７０：割込
手段、６１．７１：フリップフロツブ、６２，７２ニオ
アゲート、ＡＣＫ；受取確認信号、ＡＤＲニアドレス、
ＤＡＴＡ　：データ、ＥＮＩ、ＥＮ２：イネーブル指令
、ＩＮＴ：割込信号、百；リセット信号、ｎ：読込指令
、−Ｒ：書込指令、である。 第　１図

Claims (1)

1. 【特許請求の範囲】 １）データ通信すべき１対のプロセッサに対し両プロセ
   ッサのデータバスを相互に接続分離可能なデータバス接
   続手段を設けてプロセッサごとに該データバス接続手段
   を指定するためのアドレスを設定し、該データバス接続
   手段のアドレスが指定されたことを条件としてデータバ
   ス接続手段を介するデータの書込指令および読込指令を
   有効化する読書き許可手段と該読書き許可手段により有
   効化された自己側からの書込指令によりセットされ相手
   側プロセッサからの有効化された読込指令によりリセッ
   トされてセット時に相手方プロセッサへの割込信号を発
   する割込手段とを設け、データ通信に当たっては一方の
   プロセッサ側からデータバスにデータを乗せるとともに
   有効化された書込指令を割込手段に送って他方のプロセ
   ッサに割込信号を発しさせ、他方のプロセッサ側ではこ
   の割込信号に基づいて有効化された読込指令をデータバ
   ス接続手段に送って該データバス接続手段を接続状態に
   置いてデータバス上のデータを読込むとともに該読込指
   令を一方のプロセッサに対してデータの受取確認信号と
   して与えるようにしたことを特徴とするプロセッサ間デ
   ータ通信方式。 ２）特許請求の範囲第１項記載の方式において、読書き
   許可手段と割込手段とがプロセッサごとに設けられ、デ
   ータ通信が１対のプロセッサ間で双方向になされること
   を特徴とするプロセッサ間データ通信方式。