JPS63152198A - プリント回路基板の製法 - Google Patents
プリント回路基板の製法Info
- Publication number
- JPS63152198A JPS63152198A JP30053186A JP30053186A JPS63152198A JP S63152198 A JPS63152198 A JP S63152198A JP 30053186 A JP30053186 A JP 30053186A JP 30053186 A JP30053186 A JP 30053186A JP S63152198 A JPS63152198 A JP S63152198A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- resist
- circuit boards
- circuit board
- planned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000005520 cutting process Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 26
- 238000004080 punching Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000000843 powder Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 239000002923 metal particle Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000011093 chipboard Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003908 quality control method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント回路基板の製法に係わり、更に詳しく
は、多数個取りプリント回路基板を製した後に、切断分
離によって目的とする単位プリント回路基板を製する時
に、切断金属粉の回路パターン上への飛散や、金属パリ
の付着が全く生じないプリント回路基板の製法に関する
。
は、多数個取りプリント回路基板を製した後に、切断分
離によって目的とする単位プリント回路基板を製する時
に、切断金属粉の回路パターン上への飛散や、金属パリ
の付着が全く生じないプリント回路基板の製法に関する
。
周知の通り、近時に於けるプリント回路基板は種々の製
法によって製せられるけれども、その１つの方法は、銅
張り積層板に穴加工、スルホールメッキ加工し、次いで
レジストを塗布し、この後１表面パターン焼付、現像等
の工程を経て回路パターンに対応するレジスト硬化層を
形成し、続いてエツチング、レジスト剥離等その他必要
な工程を経て、プリント回路基板を製する。
法によって製せられるけれども、その１つの方法は、銅
張り積層板に穴加工、スルホールメッキ加工し、次いで
レジストを塗布し、この後１表面パターン焼付、現像等
の工程を経て回路パターンに対応するレジスト硬化層を
形成し、続いてエツチング、レジスト剥離等その他必要
な工程を経て、プリント回路基板を製する。
この場合、生産効率上、加工最終目的物である栄位プリ
ント回路基板の１つ１つを順次型することなく、従来は
、単位プリント回路基板の複数個を取ることのできる多
数個取板を予め上記工程で製し、この後に切断予定線及
び必要な穴抜き予定加工線に沿って切断し、もって各々
分離された単位プリント回路基板を製している。
ント回路基板の１つ１つを順次型することなく、従来は
、単位プリント回路基板の複数個を取ることのできる多
数個取板を予め上記工程で製し、この後に切断予定線及
び必要な穴抜き予定加工線に沿って切断し、もって各々
分離された単位プリント回路基板を製している。
上記に於いて、多数個取板を各々単位プリント回路基板
に切断分離する時に、表裏又は何れか一面の回路パター
ン導体が切断線上の部分に於いて切断分離される。
に切断分離する時に、表裏又は何れか一面の回路パター
ン導体が切断線上の部分に於いて切断分離される。
上記のように、常法に従って製した多数個取板を１つ１
つの単位プリント回路基板に切断分離及び必要な穴あけ
加工をする時に１表裏又は何れか一面の回路パターン導
体を切断分離するので。
つの単位プリント回路基板に切断分離及び必要な穴あけ
加工をする時に１表裏又は何れか一面の回路パターン導
体を切断分離するので。
この回路パターン導体の切断端面の所に切断時の金属パ
リが付着したり、切断時に於いて生ずる金属粉が回路パ
ターン上に飛び散り、そこに付着するおそれがあった。
リが付着したり、切断時に於いて生ずる金属粉が回路パ
ターン上に飛び散り、そこに付着するおそれがあった。
この為、この金属パリや回路パターン上に付着せる金属
粉によって１回路パターンを構成する各回路間のショー
トを生じたり、又電子デバイスの実装時にも、この金属
パリがデバイスのピンに付若し、同一の障害を招来する
おそれがあった。
粉によって１回路パターンを構成する各回路間のショー
トを生じたり、又電子デバイスの実装時にも、この金属
パリがデバイスのピンに付若し、同一の障害を招来する
おそれがあった。
そこで、従来は各単位プリント回路基板を製した後に、
品質を保障する為にこの金属パリや飛散金属粉を取り去
る作業をしていたが、例えば超音波洗浄や顕微鏡で外観
をチェックしながら両面粘着テープ等を用いて金属パリ
や金属粉を吸着除去する作業をしてこれらによるショー
トの原因を取除き、品質を保つ努力をしているが、この
作業が極めて大変なるものであり、生産能率の向上に限
界を与えていた。
品質を保障する為にこの金属パリや飛散金属粉を取り去
る作業をしていたが、例えば超音波洗浄や顕微鏡で外観
をチェックしながら両面粘着テープ等を用いて金属パリ
や金属粉を吸着除去する作業をしてこれらによるショー
トの原因を取除き、品質を保つ努力をしているが、この
作業が極めて大変なるものであり、生産能率の向上に限
界を与えていた。
従って本発明の目的とする所は、多数個取板を製し１次
いで各単位プリント回路基板を切断分離する時に、決っ
して回路パターン上に金属粉を飛び散らしたり、あるい
は切断端面に金属パリを付着せしめたりすることなく、
各単位プリント回路基板を切断分離可能となし、もって
それらを原因とする回路のショート又電子デバイスの実
装時に於けるデバイスのビン間でのショートの発生のな
いプリント回路基板を製することのできる方法を提供す
るにある。
いで各単位プリント回路基板を切断分離する時に、決っ
して回路パターン上に金属粉を飛び散らしたり、あるい
は切断端面に金属パリを付着せしめたりすることなく、
各単位プリント回路基板を切断分離可能となし、もって
それらを原因とする回路のショート又電子デバイスの実
装時に於けるデバイスのビン間でのショートの発生のな
いプリント回路基板を製することのできる方法を提供す
るにある。
従って、単位プリント回路基板を製した後及び電子デバ
イスの実装後の検査、品質管理がより容易となるプリン
ト回路基板の製法を提供するにある。
イスの実装後の検査、品質管理がより容易となるプリン
ト回路基板の製法を提供するにある。
上記目的を達成する為に本発明は次の技術的手段を有す
る。
る。
即゛ち、単位プリント基板Ａを複数個取りできる所定の
大きさの銅張り積層板に回路パターンに対応するレジス
ト硬化層を形成し、続いてエツチング、レジスト剥離工
程等必要な工程を成すことによって、加工目的とする単
位プリント回路基板の複数個が形成された多数個取板Ｂ
を得、これを切断予定線Ｎ、Ｍ及び必要な穴抜き予定加
工線Ｒに沿って切断し、表裏又は何れか一面に回路パタ
ーンが形成された単位プリント回路基板Ａの複数を製す
るようにしたプリント回路基板Ａの製法に於いて； 上記多数個取板Ｂの切断工程前に表裏又は何れか一面の
回路パターン導体を上記切断予定線Ｎ。
大きさの銅張り積層板に回路パターンに対応するレジス
ト硬化層を形成し、続いてエツチング、レジスト剥離工
程等必要な工程を成すことによって、加工目的とする単
位プリント回路基板の複数個が形成された多数個取板Ｂ
を得、これを切断予定線Ｎ、Ｍ及び必要な穴抜き予定加
工線Ｒに沿って切断し、表裏又は何れか一面に回路パタ
ーンが形成された単位プリント回路基板Ａの複数を製す
るようにしたプリント回路基板Ａの製法に於いて； 上記多数個取板Ｂの切断工程前に表裏又は何れか一面の
回路パターン導体を上記切断予定線Ｎ。
Ｍ及び穴抜き予定加工線Ｈに達することなく形成するこ
とによって、切断予定線Ｎ、Ｍ及び穴抜き加工ｖｊＲ上
に上記回路パターン導体を全つく位置させず、この状態
に於いて上記多数個取板Ｂを切断予定線Ｎ、Ｍ及び穴抜
き予定加工線Ｒに沿って切断し、単位プリント回路基板
Ａの複数を製するようにした事を特徴とするプリント回
路基板の製法である。
とによって、切断予定線Ｎ、Ｍ及び穴抜き加工ｖｊＲ上
に上記回路パターン導体を全つく位置させず、この状態
に於いて上記多数個取板Ｂを切断予定線Ｎ、Ｍ及び穴抜
き予定加工線Ｒに沿って切断し、単位プリント回路基板
Ａの複数を製するようにした事を特徴とするプリント回
路基板の製法である。
上記構成なので、常法に従って製した多数個取板の切断
予定線Ｎ、Ｍ及び各単位プリント回路基板領域内の必要
な穴抜き予定加工！！Ｒ上には、全つく回路パターン導
体が位置していない。それ故にこれを切断予定加工線Ｎ
、Ｍに沿って、且つ必要な穴抜き予定加工線Ｒに沿って
、切断し且つ同時に穴あけして単位プリント回路基板を
製する時に、切断面に金属パリが付着したり、回路パタ
ーン上に金属粉が飛散しない。それ故にこれらを原因と
する回路ショート及びこれらのプリント回路基板に電子
デバイスを実装する時にデバイスのビン間に発生する同
一障害が全つく生じない。
予定線Ｎ、Ｍ及び各単位プリント回路基板領域内の必要
な穴抜き予定加工！！Ｒ上には、全つく回路パターン導
体が位置していない。それ故にこれを切断予定加工線Ｎ
、Ｍに沿って、且つ必要な穴抜き予定加工線Ｒに沿って
、切断し且つ同時に穴あけして単位プリント回路基板を
製する時に、切断面に金属パリが付着したり、回路パタ
ーン上に金属粉が飛散しない。それ故にこれらを原因と
する回路ショート及びこれらのプリント回路基板に電子
デバイスを実装する時にデバイスのビン間に発生する同
一障害が全つく生じない。
次に添付図面に従い本発明の好適な実施例を詳細に説明
する。
する。
この実施例では１６個の単位プリント回路基板Ａを１つ
の多数個取板自から製する例をとって説明する。又両面
に回路パターンが形成される例をとって説明する。説明
の便宜上従来周知の部分は簡略的に説明する。
の多数個取板自から製する例をとって説明する。又両面
に回路パターンが形成される例をとって説明する。説明
の便宜上従来周知の部分は簡略的に説明する。
先ず常法に従って、樹脂板ｌの上に銅ハタ２ａ、銅ハク
２ｂが積層された銅張り積層板３を準備する。（第１図
及び第２図参照）次いで、以後の工程に於ける加工の為
の基準穴等の穴４を表裏に貫通させて加工する。図に於
いて符号Ｎ及びＭで示す一点鎖線は以後に於いて単位プ
リント回路基板Ａを得る時の切断予定加工線を示してい
る。
２ｂが積層された銅張り積層板３を準備する。（第１図
及び第２図参照）次いで、以後の工程に於ける加工の為
の基準穴等の穴４を表裏に貫通させて加工する。図に於
いて符号Ｎ及びＭで示す一点鎖線は以後に於いて単位プ
リント回路基板Ａを得る時の切断予定加工線を示してい
る。
従って基準穴４は各単位プリント回路基板各に同じよう
に加工される。（第３図、第４図参照）この後、穴明、
表面活性化、めっき工程等の必要な加工を成した後、レ
ジスト前処理に続きドライフィルムレジスト５を銅ハク
２ａ及び２ｂの各々の表面にラミネートする。（第５図
参照）第４図、第５図に於ける線分Ｎは第３図と同様、
以後の工程に於いて、単位プリント回路基板Ａに切断分
離する為の切断予定線を示している。
に加工される。（第３図、第４図参照）この後、穴明、
表面活性化、めっき工程等の必要な加工を成した後、レ
ジスト前処理に続きドライフィルムレジスト５を銅ハク
２ａ及び２ｂの各々の表面にラミネートする。（第５図
参照）第４図、第５図に於ける線分Ｎは第３図と同様、
以後の工程に於いて、単位プリント回路基板Ａに切断分
離する為の切断予定線を示している。
次いで、表裏のレジスト５上にフォトツールを用いて回
路パターンの焼付、現像等を施し、その工程を経て１回
路パターンに対応するレジスト硬化層６ａ、６ｂを形成
するものでるが、本発明に於いては、この表裏のレジス
ト硬化層６ａ、６ｂを切断予定線Ｎ、Ｍ上に位置するこ
となく、それを避けて形成する。即ち、切断予定ｖ；Ａ
Ｎ又はＭで囲まれた領域内に於けるレジスト硬化層６ａ
、６ｂは当然のことながら切断予定線Ｎ又はＭ上に位置
しないが、従来に於いては、加工能率りの要請から切断
予定線Ｎ又はＭで囲まれた１つ１つの中位プリント回路
基板各に上記の工程を実施するものではなく、これらを
多数個まとめてパターン形成するので、切断予定線Ｎ又
はＭは隣接の単位プリント回路基板の回路パターンの末
端と接続してレジスト硬化層６ａ、６ｂを形成していた
ものであり、この為に以後の工程に於いてこの部分は切
断されるものであったが本発明に於いては切断予定線Ｎ
又はＭ上にレジスト硬化層６ａ、６ｂを位置させないよ
うに、各栄位プリント回路基板のレジスト硬化層６ａ、
６ｂの端部７が切断予定線Ｎ又はＭから僅かな距離Ｗを
置いた内側に位置するように形成するものである。（第
６図参照）更に、この第６図に於いては、図示していな
いが、単位プリント回路基板各に、その屯位プリント回
路基板の領域内に何等かの必要上表裏に通る溝等をつく
る為に穴抜きをする場合には、この穴抜き予定加工線上
にも、上記の回路パターンの為のレジスト硬化層６ａ、
６ｂの端部が位置しないように、当該レジスト硬化層６
ａ、６ｂを形成する。
路パターンの焼付、現像等を施し、その工程を経て１回
路パターンに対応するレジスト硬化層６ａ、６ｂを形成
するものでるが、本発明に於いては、この表裏のレジス
ト硬化層６ａ、６ｂを切断予定線Ｎ、Ｍ上に位置するこ
となく、それを避けて形成する。即ち、切断予定ｖ；Ａ
Ｎ又はＭで囲まれた領域内に於けるレジスト硬化層６ａ
、６ｂは当然のことながら切断予定線Ｎ又はＭ上に位置
しないが、従来に於いては、加工能率りの要請から切断
予定線Ｎ又はＭで囲まれた１つ１つの中位プリント回路
基板各に上記の工程を実施するものではなく、これらを
多数個まとめてパターン形成するので、切断予定線Ｎ又
はＭは隣接の単位プリント回路基板の回路パターンの末
端と接続してレジスト硬化層６ａ、６ｂを形成していた
ものであり、この為に以後の工程に於いてこの部分は切
断されるものであったが本発明に於いては切断予定線Ｎ
又はＭ上にレジスト硬化層６ａ、６ｂを位置させないよ
うに、各栄位プリント回路基板のレジスト硬化層６ａ、
６ｂの端部７が切断予定線Ｎ又はＭから僅かな距離Ｗを
置いた内側に位置するように形成するものである。（第
６図参照）更に、この第６図に於いては、図示していな
いが、単位プリント回路基板各に、その屯位プリント回
路基板の領域内に何等かの必要上表裏に通る溝等をつく
る為に穴抜きをする場合には、この穴抜き予定加工線上
にも、上記の回路パターンの為のレジスト硬化層６ａ、
６ｂの端部が位置しないように、当該レジスト硬化層６
ａ、６ｂを形成する。
次に、必要な付加工程を経て又は経ずしてエツチングを
成し不要銅ハクを除去する。且つレジスト剥離剤を用い
てレジストを剥離する。（第７図参照）これにより各栄
位プリント回路基板Ａの複数個が集合して形成せしめら
れた多数個取板Ｂを製することができる。（第８図参照
） この第７図、第８図から明らかなように、各単位プリン
ト回路基板Ａの表裏の銅ハク８の端部９、即ち回路パタ
ーン導体は、切断予定線Ｎ又はＭ上に位置することなく
、切断予定線Ｎ又はＭから僅かな距離Ｗｔ−置いた内側
に位置している。同じように表裏の銅ハク８の端部９、
即ち回路パターン導体は各単位プリント回路基板Ａ内の
溝穴ｌＯの予定加工線Ｒから僅かな距１ＩＩＷを置いた
内側に位置する。
成し不要銅ハクを除去する。且つレジスト剥離剤を用い
てレジストを剥離する。（第７図参照）これにより各栄
位プリント回路基板Ａの複数個が集合して形成せしめら
れた多数個取板Ｂを製することができる。（第８図参照
） この第７図、第８図から明らかなように、各単位プリン
ト回路基板Ａの表裏の銅ハク８の端部９、即ち回路パタ
ーン導体は、切断予定線Ｎ又はＭ上に位置することなく
、切断予定線Ｎ又はＭから僅かな距離Ｗｔ−置いた内側
に位置している。同じように表裏の銅ハク８の端部９、
即ち回路パターン導体は各単位プリント回路基板Ａ内の
溝穴ｌＯの予定加工線Ｒから僅かな距１ＩＩＷを置いた
内側に位置する。
次にこの状態で多数個取板Ｂを単位プリント回路基板Ａ
毎にプレスにて切断する。この場合溝穴１０も同時に抜
く、この結果第９図〜第１３図に示すような単位プリン
ト回路基板Ａが得られる。
毎にプレスにて切断する。この場合溝穴１０も同時に抜
く、この結果第９図〜第１３図に示すような単位プリン
ト回路基板Ａが得られる。
上記のプレス切断及び抜き時に於いて、切断されるのは
上記の説明から明らかな通り、樹脂板１だけである。即
ち、表裏の銅ハクのいかなる所、即ち回路パターン導体
部の端部を切断するものではない。故に、多数個取板Ｂ
から、多数の単位プリント回路基板Ａを切断分離する時
に、切断端面に金属パリが付着するとか、切断時の金属
粉が生ずるとかの不具合が全く生じない。それ故に、そ
れらを原因とする回路ショート、又このプリント回路基
板に電子デバイスを実装した時に生ずるデバイスのビン
間のショートの問題も全つく生じないし、従来のように
例えば超音波洗浄、顕微鏡での外観をチェックしながら
両面粘着テープを用いての金属粉取りの如き作業も不要
であるから、製作工数の削減がはかられ、更に品質管理
が容易となるものである。
上記の説明から明らかな通り、樹脂板１だけである。即
ち、表裏の銅ハクのいかなる所、即ち回路パターン導体
部の端部を切断するものではない。故に、多数個取板Ｂ
から、多数の単位プリント回路基板Ａを切断分離する時
に、切断端面に金属パリが付着するとか、切断時の金属
粉が生ずるとかの不具合が全く生じない。それ故に、そ
れらを原因とする回路ショート、又このプリント回路基
板に電子デバイスを実装した時に生ずるデバイスのビン
間のショートの問題も全つく生じないし、従来のように
例えば超音波洗浄、顕微鏡での外観をチェックしながら
両面粘着テープを用いての金属粉取りの如き作業も不要
であるから、製作工数の削減がはかられ、更に品質管理
が容易となるものである。
而して上述の切断予定線Ｎ又はＭあるいは溝穴を抜く加
工線Ｒから僅かに内側（こ入るｉＷは、プレス加工時に
於けるプレスパンチが銅ハク板に接触しない限度に定め
られる。又単位プリント回路基板の切断と同時に溝穴加
工する例を示したが。
工線Ｒから僅かに内側（こ入るｉＷは、プレス加工時に
於けるプレスパンチが銅ハク板に接触しない限度に定め
られる。又単位プリント回路基板の切断と同時に溝穴加
工する例を示したが。
溝穴の加工がなくてもよいことは勿論である。
又、上記に於いては回路パターンを形成する技術として
写真法を例によって示したが、単位プリント回路基板Ａ
を複数個取りできる所定の大きさの銅張り積層板に回路
パターンを形成するに際して、シルクスクリーン転写法
を用いてもよく、更に１例に於いては両面プリント回路
基板の例によって示したが１片面プリント回路基板、多
層プリント回路基板、フレキシブルプリント回路基板、
モジュールプリント回路基板にも適用できるものである
。
写真法を例によって示したが、単位プリント回路基板Ａ
を複数個取りできる所定の大きさの銅張り積層板に回路
パターンを形成するに際して、シルクスクリーン転写法
を用いてもよく、更に１例に於いては両面プリント回路
基板の例によって示したが１片面プリント回路基板、多
層プリント回路基板、フレキシブルプリント回路基板、
モジュールプリント回路基板にも適用できるものである
。
以上詳述した如くこの発明によれば、常法に従って多数
個取板を製した後に、単位プリント基板毎に切断分離す
る時に、回路パターン導体部を何等切断することがない
ので、金属パリが付着したり１回路パターン上に切断金
属粉が飛散付着したりすることなくプリント基板を製す
ることができる。
個取板を製した後に、単位プリント基板毎に切断分離す
る時に、回路パターン導体部を何等切断することがない
ので、金属パリが付着したり１回路パターン上に切断金
属粉が飛散付着したりすることなくプリント基板を製す
ることができる。
従ってそれらを原因とする回路ショートが一切生ぜず、
常時品質良好なプリント回路基板を容易に製することが
できる利点を有する。
常時品質良好なプリント回路基板を容易に製することが
できる利点を有する。
第１図は銅張り積層板の平面図、第２図は第 ２１図
ｘ−Ｘ線に沿う断面図、第３図は基準穴の加工工程を説
明する平面図、第４図は第３図のＹ−Ｙ線に沿う断面図
、第５図は第３図のｖ−■線に沿い、併せてレジストを
塗布する工程示す断面図、第６図は回路パターンのレジ
スト現像工程を示す断面図、第７図はエツチング及びレ
ジスト剥離剤によるレジスト硬化層剥離工程を示す断面
図、第８図は多数個取板から学位プリント回路基板を切
断分離する所を示す図、第９図は単位プリント回路基板
の裏面図、第１０図は単位プリント回路基板の表面図、
第１１図は第１Ｏ図のＰ−Ｐ線に沿う断面図、第１２図
は第１１図のＳ部分の拡大断面図、第１３図は第１１図
のＴ部分の拡大断面図であり、図中１は樹脂板、２ａ、
２ｂは銅ハク、３は銅張り積層板、４は基準穴、５は塗
布したレジスト、６ａ、６ｂはレジスト硬化層、７はレ
ジスト硬化層の端部、８は表裏面の銅ハタ、９は表裏面
の銅ハクの端部、１０は溝穴、Ｎ、Ｍは切断予定線、Ｒ
は溝穴等の穴抜き加工予定線、Ｗは切断又は穴抜き加工
予定線から回路導体部の端部迄の僅少な距離、Ａは単位
プリント回路基板、Ｂは多数個取板金体を示している。 第１霞 第２１刀 ″゛３ 富８１量 Ｒ 富９同
ｘ−Ｘ線に沿う断面図、第３図は基準穴の加工工程を説
明する平面図、第４図は第３図のＹ−Ｙ線に沿う断面図
、第５図は第３図のｖ−■線に沿い、併せてレジストを
塗布する工程示す断面図、第６図は回路パターンのレジ
スト現像工程を示す断面図、第７図はエツチング及びレ
ジスト剥離剤によるレジスト硬化層剥離工程を示す断面
図、第８図は多数個取板から学位プリント回路基板を切
断分離する所を示す図、第９図は単位プリント回路基板
の裏面図、第１０図は単位プリント回路基板の表面図、
第１１図は第１Ｏ図のＰ−Ｐ線に沿う断面図、第１２図
は第１１図のＳ部分の拡大断面図、第１３図は第１１図
のＴ部分の拡大断面図であり、図中１は樹脂板、２ａ、
２ｂは銅ハク、３は銅張り積層板、４は基準穴、５は塗
布したレジスト、６ａ、６ｂはレジスト硬化層、７はレ
ジスト硬化層の端部、８は表裏面の銅ハタ、９は表裏面
の銅ハクの端部、１０は溝穴、Ｎ、Ｍは切断予定線、Ｒ
は溝穴等の穴抜き加工予定線、Ｗは切断又は穴抜き加工
予定線から回路導体部の端部迄の僅少な距離、Ａは単位
プリント回路基板、Ｂは多数個取板金体を示している。 第１霞 第２１刀 ″゛３ 富８１量 Ｒ 富９同
Claims (4)
- （１）単位プリント回路基板Ａを複数個取りできる所定
の大きさの銅張り積層板に回路パターンに対応するレジ
スト硬化層を形成し、続いてエッチング、レジスト剥離
工程等必要な工程を成すことによって、加工目的とする
単位プリント回路基板の複数個が形成された多数個取板
Ｂを得、これを切断予定線Ｎ、Ｍ及び必要な穴抜き予定
加工線Ｒに沿って切断し、表裏又は何れか一面に回路パ
ターンが形成された単位プリント回路基板Ａの複数を製
するようにしたプリント回路基板Ａの製法に於いて； 上記多数個取板Ｂの切断工程前に表裏又は何れか一面の
回路パターン導体を上記切断予定線Ｎ、Ｍ及び穴抜き予
定加工線Ｒに達することなく形成することによって、切
断予定線Ｎ、Ｍ及び穴抜き加工線Ｒ上に上記回路パター
ン導体を全っく位置させず、この状態に於いて上記多数
個取板Ｂを切断予定線Ｎ、Ｍ及び穴抜き予定加工線Ｒに
沿って切断し、単位プリント回路基板Ａの複数を製する
ようにした事を特徴とするプリント回路基板の製法。 - （２）上記レジスト硬化層を形成する時に、切断予定線
Ｎ、Ｍ及び穴抜き予定加工線Ｒ上に至らないようにレジ
スト硬化層を形成し、次いでエッチングすることによっ
て切断予定線Ｎ、Ｍ及び穴抜き予定加工線Ｒ上の回路パ
ターン導体を除去し、もって切断予定線Ｎ、Ｍ及び穴抜
き予定加工線Ｒ上に回路パターン導体が位置しない多数
個取板Ｂを製し、この後、各単位プリント回路基板Ａに
切断分離して成ることを特徴とする特許請求の範囲第１
項記載のプリント回路基板の製法。 - （３）上記単位プリント回路基板Ａを複数個取りできる
所定の大きさの銅張り積層板に回路パターンに対応する
レジスト硬化層を形成する工程はレジストを塗布した後
、写真法による表面パターン焼付、現像等の工程によっ
て実施することを特徴とする特許請求の範囲第１項記載
のプリント回路基板の製法。 - （４）上記単位プリント回路基板Ａを複数個取りできる
所定の大きさの銅張り積層板に回路パターンに対応する
レジスト硬化層を形成する工程はシルクスクリーン転写
法にて実施することを特徴とする特許請求の範囲第１項
記載のプリント回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30053186A JPS63152198A (ja) | 1986-12-17 | 1986-12-17 | プリント回路基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30053186A JPS63152198A (ja) | 1986-12-17 | 1986-12-17 | プリント回路基板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63152198A true JPS63152198A (ja) | 1988-06-24 |
Family
ID=17885939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30053186A Pending JPS63152198A (ja) | 1986-12-17 | 1986-12-17 | プリント回路基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63152198A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4811347B1 (ja) * | 1969-12-23 | 1973-04-12 | ||
| JPS5337859A (en) * | 1976-09-18 | 1978-04-07 | Ricoh Kk | Method of producing printed circuit board |
| JPS5484276A (en) * | 1977-12-16 | 1979-07-05 | Hitachi Ltd | Method of drilling printed circuit base board |
| JPS5618487A (en) * | 1979-07-24 | 1981-02-21 | Hitachi Electronics | Method of regulating split substrate |
-
1986
- 1986-12-17 JP JP30053186A patent/JPS63152198A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4811347B1 (ja) * | 1969-12-23 | 1973-04-12 | ||
| JPS5337859A (en) * | 1976-09-18 | 1978-04-07 | Ricoh Kk | Method of producing printed circuit board |
| JPS5484276A (en) * | 1977-12-16 | 1979-07-05 | Hitachi Ltd | Method of drilling printed circuit base board |
| JPS5618487A (en) * | 1979-07-24 | 1981-02-21 | Hitachi Electronics | Method of regulating split substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07154070A (ja) | 印刷配線板の製造方法 | |
| JPH06291459A (ja) | 印刷配線板の製造方法 | |
| JPS63152198A (ja) | プリント回路基板の製法 | |
| JPH04154188A (ja) | 片面プリント配線板の製造法 | |
| JPH10126024A (ja) | 端面スルーホール配線板 | |
| JP2001298253A (ja) | 印刷用下地膜、それを用いた印刷方法及びその方法により製造される配線基板 | |
| JPS6356989A (ja) | 印刷回路基板の製造方法 | |
| JPS61276396A (ja) | プリント配線板の製造方法 | |
| JPS58141594A (ja) | 印刷配線板の両面接続方法 | |
| JP3965553B2 (ja) | Ｔａｂテープの製造方法 | |
| JPS62252189A (ja) | 銅張積層板 | |
| JPH0435086A (ja) | 端面スルーホール基板の切断方法 | |
| JPS6115393A (ja) | プリント配線板の製造方法 | |
| JPS6049694A (ja) | 超音波カツタによるプリント回路板の製造方法 | |
| JP2000332065A (ja) | ２メタルテープキャリアパッケージとその製造方法 | |
| JPS6310588A (ja) | プリント配線板の製造方法 | |
| JPH02183597A (ja) | 多層印刷配線板の製造方法 | |
| JPS6158294A (ja) | 印刷配線板の製造法 | |
| CN118158886A (zh) | 一种刚挠印刷线路板及其加工工艺 | |
| JPH0226399B2 (ja) | ||
| JPS5895891A (ja) | 回路配線基板の製造方法 | |
| JPH0122755B2 (ja) | ||
| JPS6372184A (ja) | 片面スルホ−ルプリント基板の製造方法 | |
| JPS6365699A (ja) | 多層印刷配線板およびその製造方法 | |
| JPS63168090A (ja) | 多層プリント配線板の製造方法 |