JPS63163531A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS63163531A JPS63163531A JP30976686A JP30976686A JPS63163531A JP S63163531 A JPS63163531 A JP S63163531A JP 30976686 A JP30976686 A JP 30976686A JP 30976686 A JP30976686 A JP 30976686A JP S63163531 A JPS63163531 A JP S63163531A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- microinstruction
- execution
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラムの実行開始を待ち合せる制御に関する。
クロプログラムの実行開始を待ち合せる制御に関する。
〈従来の技術〉
マイクロプログラム制御装置を用いた制御には、あらか
じめ制御内容を定義したマイクロプログラムを複数用意
しておき、必要に応じであるマイクロプログラムを実行
するような応用がある。このような応用では、実行が開
始されたマイクロプログラムが一連の処理を終了すると
、マイクロプログラム制御装置は次のマイクロプログラ
ムの実行開始指定を待ち合せる状態に入る。
じめ制御内容を定義したマイクロプログラムを複数用意
しておき、必要に応じであるマイクロプログラムを実行
するような応用がある。このような応用では、実行が開
始されたマイクロプログラムが一連の処理を終了すると
、マイクロプログラム制御装置は次のマイクロプログラ
ムの実行開始指定を待ち合せる状態に入る。
情報処理装置の命令実行ユニットにマイクロプログラム
制御装置を用いた場合、情報処理装置の命令（以下、マ
クロ命令と呼ぶ）の一つ一つに対応して異なったマイク
ロプログラムを用意しておき、マクロ命令の解読を行な
う命令デコード・ユニットがマイクロプログラムの指定
ならびにマイクロプログラムのデコード終了時にマイク
ロプログラムの実行開始を指定する。
制御装置を用いた場合、情報処理装置の命令（以下、マ
クロ命令と呼ぶ）の一つ一つに対応して異なったマイク
ロプログラムを用意しておき、マクロ命令の解読を行な
う命令デコード・ユニットがマイクロプログラムの指定
ならびにマイクロプログラムのデコード終了時にマイク
ロプログラムの実行開始を指定する。
起動されたマイクロプログラムがマクロ命令として規定
された処理を終了すると、次のマイクロプログラムの指
定と実行開始指定とを待ち合せる。
された処理を終了すると、次のマイクロプログラムの指
定と実行開始指定とを待ち合せる。
この時、命令デコード・ユニットが次のマクロ命令のデ
コードを完了していれば、直ちに対応するマイクロプロ
グラムの実行を開始することができる。
コードを完了していれば、直ちに対応するマイクロプロ
グラムの実行を開始することができる。
かかるシーケンスを繰り返すことによって、マクロ命令
のシーケンスを次々に実行することができる。
のシーケンスを次々に実行することができる。
第４図は前記命令実行ユニットにおいて使用される従来
のマイクロプログラム制御装置の構成を示すブロック図
である。
のマイクロプログラム制御装置の構成を示すブロック図
である。
マイクロ命令アドレス・レジスタ（以下、ＭＡＲと呼ぶ
）４００は１次に実行すべきＭビットのマイクロ命令の
アドレスを格納するレジスタである。保持信号ＨＯＬＤ
がｏの時、ＭＡＲ４００にはｍビットのインクリメンタ
（以下ＩＮＣと呼ぶ）４０１によって現在のＭＡＲの値
に１を加えた内容がロードされる。シーケンシャルにマ
イクロ命令を実行する際にこの動作が行なわれる。また
。
）４００は１次に実行すべきＭビットのマイクロ命令の
アドレスを格納するレジスタである。保持信号ＨＯＬＤ
がｏの時、ＭＡＲ４００にはｍビットのインクリメンタ
（以下ＩＮＣと呼ぶ）４０１によって現在のＭＡＲの値
に１を加えた内容がロードされる。シーケンシャルにマ
イクロ命令を実行する際にこの動作が行なわれる。また
。
ロード信号ＬＤＳＴＡＲＴが１の時、ＭＡＲ４００には
次のマイクロプログラムのｍビットの実行開始アドレス
（スタートアドレス）がロードされる。保持信号ＨＯＬ
Ｄが１で、かつロード信号ＬＤＳＴＡＲＴがＯの間は
、ＭＡＲ４００の内容は変化しない。
次のマイクロプログラムのｍビットの実行開始アドレス
（スタートアドレス）がロードされる。保持信号ＨＯＬ
Ｄが１で、かつロード信号ＬＤＳＴＡＲＴがＯの間は
、ＭＡＲ４００の内容は変化しない。
マイクロプログラム・メモリ（以下、ＭＭＥＭと呼ぶ）
４０２は、複数のマイクロプログラムを構成するｎビッ
ト幅のマイクロ命令の列を格納する記憶装置であり、Ｍ
ＡＲ４００の内容が指定するアドレスに対応するマイク
ロ命令が出力される。
４０２は、複数のマイクロプログラムを構成するｎビッ
ト幅のマイクロ命令の列を格納する記憶装置であり、Ｍ
ＡＲ４００の内容が指定するアドレスに対応するマイク
ロ命令が出力される。
マイクロ命令レジスタ（以下、ＭＤＲと呼ぶ）４０３は
、保持人力ＳＴＢが１の期間、ＭＭＥＭ４０２に出力さ
れたマイクロ命令を保持するｎビットのラッチである。
、保持人力ＳＴＢが１の期間、ＭＭＥＭ４０２に出力さ
れたマイクロ命令を保持するｎビットのラッチである。
２人力ＡＮＤゲート４１０．４１１．４１２．４１３・
・・は、禁１ヒ信号ＩＮＨＩＢＩＴが１の時、ＭＤＲ４
０３の出力を無効化するものである。
・・は、禁１ヒ信号ＩＮＨＩＢＩＴが１の時、ＭＤＲ４
０３の出力を無効化するものである。
２人力ＡＮＤゲート４１１，４１２，４１３・・・の出
力、＋１．ｎ２１．３・・・は、命令実行ユニットの各
部を制御するための信号−ｍ−マイクロオーダである。
力、＋１．ｎ２１．３・・・は、命令実行ユニットの各
部を制御するための信号−ｍ−マイクロオーダである。
２人力ＡＮＤゲート４１０の出力ＥＮＤは、マイクロプ
ログラムの実行終了を示すマイクロオーダである。
ログラムの実行終了を示すマイクロオーダである。
マイクロプログラム・シーケンサ（以下、ＭＳＥＱと呼
ぶ）４０４は、マイクロプログラムの実行終了を示すマ
イクロオーダＥＮＤＭ、実行開始アドレス（スタートア
ドレス）の有効性を示す状態信号Ｖを入力し、マイクロ
プログラム制御装置を制御するためのロード信号ＬＤＳ
ＴＡＲＴ、保持信号ＨＯＬＤ、禁！ヒ信号ＩＮＨＩＢＩ
Ｔを発生する回路であり、ＭＳＥＱ４０４の状態を示す
状態信号ＥＮＤＭ、ＢＳＹを同時に発生する。ここで状
態信号ＥＮＤＭは、マイクロプログラムの実行開始タイ
ミングを示すもので、ロード信号ＬＤＳＴＡＲＴと等価
である。状態信号ＢＳＹは、ＭＳＥＱ４０４が実行開始
アドレス（スタートアドレス）の有効状態を待ち合せて
いることを示す。
ぶ）４０４は、マイクロプログラムの実行終了を示すマ
イクロオーダＥＮＤＭ、実行開始アドレス（スタートア
ドレス）の有効性を示す状態信号Ｖを入力し、マイクロ
プログラム制御装置を制御するためのロード信号ＬＤＳ
ＴＡＲＴ、保持信号ＨＯＬＤ、禁！ヒ信号ＩＮＨＩＢＩ
Ｔを発生する回路であり、ＭＳＥＱ４０４の状態を示す
状態信号ＥＮＤＭ、ＢＳＹを同時に発生する。ここで状
態信号ＥＮＤＭは、マイクロプログラムの実行開始タイ
ミングを示すもので、ロード信号ＬＤＳＴＡＲＴと等価
である。状態信号ＢＳＹは、ＭＳＥＱ４０４が実行開始
アドレス（スタートアドレス）の有効状態を待ち合せて
いることを示す。
本従来例で使用されているマイクロ命令は、第５図に示
すようにｎビットで構成されている。さらに、制御対象
に応じて複数のビット列（以下、フィールドと呼ぶ）に
分割される。第５図では、演算の制御に係わるＯＰＲフ
ィールド、マイクロプログラムの分岐に係わるＢＲＡＮ
ＣＨフィールド、マイクロプログラムの終了に係わるＥ
フィールド（マイクロオーダＥＮＤに対応する）、転送
を含むその他の制御に係わるＣ０ＮＴＲ０Ｌフイールド
に分割される。
すようにｎビットで構成されている。さらに、制御対象
に応じて複数のビット列（以下、フィールドと呼ぶ）に
分割される。第５図では、演算の制御に係わるＯＰＲフ
ィールド、マイクロプログラムの分岐に係わるＢＲＡＮ
ＣＨフィールド、マイクロプログラムの終了に係わるＥ
フィールド（マイクロオーダＥＮＤに対応する）、転送
を含むその他の制御に係わるＣ０ＮＴＲ０Ｌフイールド
に分割される。
高速な実行速度を目的として同時に多くの制御を行なう
ためには、各フィールドは１ビツト１ビツトが意味を持
つように設計される。このため。
ためには、各フィールドは１ビツト１ビツトが意味を持
つように設計される。このため。
マイクロ命令のビット幅ｎは１００を超えるような場合
もある。
もある。
第６図は、本従来のマイクロプログラム制御装置の基本
動作タイミングを示す図である。ロード信号ＬＤ−−−
は、新しいマイクロプログラムの実行開始アドレス（新
アドレス）をＭＡＲ４００に格納するための信号である
。第６図において、サイクル１のタイミングでロード信
号ＬＤ−−−が発生すると、実行開始アドレス（新アド
レス）の値Ｎがサイクル２のタイミングでＭＡＲ４００
にロードされる。
動作タイミングを示す図である。ロード信号ＬＤ−−−
は、新しいマイクロプログラムの実行開始アドレス（新
アドレス）をＭＡＲ４００に格納するための信号である
。第６図において、サイクル１のタイミングでロード信
号ＬＤ−−−が発生すると、実行開始アドレス（新アド
レス）の値Ｎがサイクル２のタイミングでＭＡＲ４００
にロードされる。
ＭＭＥＭ４０２は、アドレスＮが指定されてから対応す
るデータｎ出力されるまでに大きな遅れを伴うので、サ
イクル３でＭＤＲ４０３にラッチされる。
るデータｎ出力されるまでに大きな遅れを伴うので、サ
イクル３でＭＤＲ４０３にラッチされる。
すなわち、同一のタイミングで比較した場合。
ＭＡＲ４００が格納しているマイクロ命令の格納アドレ
スは、ＭＭＥＭ４０２またはＭＤＲ４０３が出力するマ
イクロ命令よりも、１サイクル分先行している。このよ
うなマイクロ命令の格納アドレスと格納されたマイクロ
命令のずれを考慮した制御は、しばしばマイクロ命令の
パイプ２イン制御と呼ばれる。
スは、ＭＭＥＭ４０２またはＭＤＲ４０３が出力するマ
イクロ命令よりも、１サイクル分先行している。このよ
うなマイクロ命令の格納アドレスと格納されたマイクロ
命令のずれを考慮した制御は、しばしばマイクロ命令の
パイプ２イン制御と呼ばれる。
次に第７図を用いて、本従来のマイクロプログラム制御
装置の動作について説明する。
装置の動作について説明する。
第７図は１本従来例において複数のマイクロプログラム
を順次実行させた場合のタイミングを示すものである。
を順次実行させた場合のタイミングを示すものである。
いまマイクロオーダＥＮＤを含むマイクロ命令ｍが実行
されると、マイクロオーダＥＮＤが出力される。この時
、すでに実行開始アドレス（スタートアドレス）は有効
であり、Ｘを有している。
されると、マイクロオーダＥＮＤが出力される。この時
、すでに実行開始アドレス（スタートアドレス）は有効
であり、Ｘを有している。
さらに、実行開始アドレス（スタートアドレス）が有効
であることを、状態信号Ｖが１であることで示している
。
であることを、状態信号Ｖが１であることで示している
。
この状態ではロード信号ＬＤＳＴＡＲＴは直ちに発行さ
れ、ロード信号ＬＤＳＴＡＲＴから１クロツク遅れてＭ
ＡＲ４００にＸがロードされる。
れ、ロード信号ＬＤＳＴＡＲＴから１クロツク遅れてＭ
ＡＲ４００にＸがロードされる。
このタイミングでは、マイクロ命令のパイプライン制御
によって、マイクロオーダＥＮＤを含むマイクロ命令ｍ
の次のマイクロ命令ｍ ＋ １が実行されている。
によって、マイクロオーダＥＮＤを含むマイクロ命令ｍ
の次のマイクロ命令ｍ ＋ １が実行されている。
さらに１クロツク経過すると、ロード信号ＬＤＳ Ｔ
Ａ Ｒ’１’ 、保持信号ＨＯＬＤが共にＯであるため
、ＭＡＲ４００にはＩ ＮＣ４０１によって１インクリ
メントされた値Ｘ＋１がロードされる。このタイミング
で、Ｘなるアドレスから格納され始めている新しいマイ
クロプログラムの最初のマイクロ命令Ｘが実行される。
Ａ Ｒ’１’ 、保持信号ＨＯＬＤが共にＯであるため
、ＭＡＲ４００にはＩ ＮＣ４０１によって１インクリ
メントされた値Ｘ＋１がロードされる。このタイミング
で、Ｘなるアドレスから格納され始めている新しいマイ
クロプログラムの最初のマイクロ命令Ｘが実行される。
以下、順次マイクロ命令の実行が進行し、マイクロオー
ダＥＮＤを含むマイクロ命令ｘ＋ｎが実行されると、再
びマイクロオーダＥＮＤが出力される。この時、実行開
始アドレス（スタートアドレス）は無効であり、Ｘを有
しているままである。
ダＥＮＤを含むマイクロ命令ｘ＋ｎが実行されると、再
びマイクロオーダＥＮＤが出力される。この時、実行開
始アドレス（スタートアドレス）は無効であり、Ｘを有
しているままである。
さらに、実行開始アドレス（スタートアドレス）が無効
であることを、状態信号ＶがＯであることで示している
。ＭＳＥＱ４０４は、実行開始アドレス（スタートアド
レス）が有効であることを待ち合せる状態であることを
示すため、状態信号ＢＳＹを１にする。
であることを、状態信号ＶがＯであることで示している
。ＭＳＥＱ４０４は、実行開始アドレス（スタートアド
レス）が有効であることを待ち合せる状態であることを
示すため、状態信号ＢＳＹを１にする。
ＭＡＲ４００がＸ ＋ ｎ ＋ ２、ＭＤＲ４０３が１
クロック期間出力されたタイミングで、出力されている
マイクロ命令のアドレスならびにマイクロ命令を保持す
るために、保持信号ＨＯＬＤが出力される。保持信号Ｈ
ＯＬＤは、状態信号ＢＳＹがＯに戻るまで１のままであ
る。
クロック期間出力されたタイミングで、出力されている
マイクロ命令のアドレスならびにマイクロ命令を保持す
るために、保持信号ＨＯＬＤが出力される。保持信号Ｈ
ＯＬＤは、状態信号ＢＳＹがＯに戻るまで１のままであ
る。
ＭＭＥＭ４０２またはＭＤＲ４０３の出力は保持された
ままであるが、ＭＤＲ４０３に出力されているマイクロ
命令Ｘ＋ｎ＋１は、ただ１回実行されればよいので、禁
止信号ＩＮＨＩＢＩＴが出力される。
ままであるが、ＭＤＲ４０３に出力されているマイクロ
命令Ｘ＋ｎ＋１は、ただ１回実行されればよいので、禁
止信号ＩＮＨＩＢＩＴが出力される。
Ｍ１ヒ信号ＩＮＨＩＢＩＴは、状態信号ＢＳＹを２クロ
ツク遅延させたものである。
ツク遅延させたものである。
禁１ｈ信号ＩＮＨＩＢＩＴが１になると、２人力ＡＮＤ
ゲート４１０，４１１，４１２．４１３・・・・の出力
であるマイクロオーダＥＮＤ、、１、。
ゲート４１０，４１１，４１２．４１３・・・・の出力
であるマイクロオーダＥＮＤ、、１、。
２、 ｎ３． ・・・・は、すべて０になる。
上記の待ち合せ状態で、状態信号Ｖが１になると、保留
されていたロード信号ＬＤＳＴＡＲＴが出力される。新
しいマイクロプログラムの先頭アドレスＹが、１クロツ
ク後にＭＡＲ４００にロードされるとともに、マイクロ
命令ｙ、ｙ＋１、・・・と順次実行される。この時、状
態信号ＢＳＹはＯに戻り、保持信号ＨＯＬＤもＯに戻り
、２クロツク後に禁止信号ＩＮＨＩＢＩＴ−ＩＪＯに戻
る。
されていたロード信号ＬＤＳＴＡＲＴが出力される。新
しいマイクロプログラムの先頭アドレスＹが、１クロツ
ク後にＭＡＲ４００にロードされるとともに、マイクロ
命令ｙ、ｙ＋１、・・・と順次実行される。この時、状
態信号ＢＳＹはＯに戻り、保持信号ＨＯＬＤもＯに戻り
、２クロツク後に禁止信号ＩＮＨＩＢＩＴ−ＩＪＯに戻
る。
以上説明したように、本従来のマイクロプログラム制御
装置では、新たに実行すべきマイクロプログラム指定が
確定するまで、直前に実行したマイクロ命令を保持する
とともに、このマイクロ命令を禁１＃−，信号によって
無効化することで、不正なマイクロ命令が実行されるこ
とを禁止していた。
装置では、新たに実行すべきマイクロプログラム指定が
確定するまで、直前に実行したマイクロ命令を保持する
とともに、このマイクロ命令を禁１＃−，信号によって
無効化することで、不正なマイクロ命令が実行されるこ
とを禁止していた。
前述のように、高速な性能を得るために、ビット幅の大
きなマイクロ命令を採用すると、ＭＤＲ４０３のビット
幅およびマイクロ命令を禁止する２人力ＡＮＤゲート４
１０．４１１．４１２，４１３、・・・の数も、これに
つれて増加する。すなわち、マイクロ命令のビット幅に
比例したハードウェアを必要とすることになる。
きなマイクロ命令を採用すると、ＭＤＲ４０３のビット
幅およびマイクロ命令を禁止する２人力ＡＮＤゲート４
１０．４１１．４１２，４１３、・・・の数も、これに
つれて増加する。すなわち、マイクロ命令のビット幅に
比例したハードウェアを必要とすることになる。
〈発明の解決しようとする問題点〉
以上説明したように、従来のマイクロプログラム制御装
置では、新しいマイクロプログラムの実行開始のための
指定を待ち合せるために、マイクロ命令のビット幅に比
例したハードウェアを必要とするという欠点を有してい
た。
置では、新しいマイクロプログラムの実行開始のための
指定を待ち合せるために、マイクロ命令のビット幅に比
例したハードウェアを必要とするという欠点を有してい
た。
本発明は上記欠点を解決することを目的としている。
〈問題点を解決するための手段〉
本発明はマイクロプログラムの実行終了時に。
次に実行すべきマイクロプログラムの実行開始アドレス
を外部から供給するマイクロプログラム制御装置におい
て、マイクロプログラムの実行開始が待ち合せ状態にあ
ることを検知する手段と、無効なマイクロ命令を格納す
る手段と、前記格納手段に格納された無効なマイクロ命
令をアドレスする手段とで構成され、前記検知手段はマ
イクロプログラムの実行開始が待ち合せ状態にあること
を検知した場合、前記マイクロプログラムの実行開始ア
ドレスの代りに、前記アドレス手段によって。
を外部から供給するマイクロプログラム制御装置におい
て、マイクロプログラムの実行開始が待ち合せ状態にあ
ることを検知する手段と、無効なマイクロ命令を格納す
る手段と、前記格納手段に格納された無効なマイクロ命
令をアドレスする手段とで構成され、前記検知手段はマ
イクロプログラムの実行開始が待ち合せ状態にあること
を検知した場合、前記マイクロプログラムの実行開始ア
ドレスの代りに、前記アドレス手段によって。
前記格納手段に格納されている無効なマイクロ命令をア
ドレスし、該アドレス内の無効命令を実行することを特
徴としている。
ドレスし、該アドレス内の無効命令を実行することを特
徴としている。
〈作用〉
上述した従来のマイクロプログラム制御装置に対し１本
発明は使用するマイクロ命令のビット幅に比例せず、し
かも最小限のハードウェアによって、新しいマイクロプ
ログラムの実行開始のための指定を待ち合せるための制
御が可能であるという独創的内容を有する。
発明は使用するマイクロ命令のビット幅に比例せず、し
かも最小限のハードウェアによって、新しいマイクロプ
ログラムの実行開始のための指定を待ち合せるための制
御が可能であるという独創的内容を有する。
すなわち、上記構成に係るマイクロプログラム制御装置
では、マイクロプログラムの実行終了時に次に実行すべ
きマイクロプログラムの実行開始アドレスを外部から供
給するに際し、マイクロプログラムの実行開始が待ち合
せ状態にあることが検知される無効なマイクロ命令を格
納する手段に格納された無効なマイクロ命令をアドレス
指定する。
では、マイクロプログラムの実行終了時に次に実行すべ
きマイクロプログラムの実行開始アドレスを外部から供
給するに際し、マイクロプログラムの実行開始が待ち合
せ状態にあることが検知される無効なマイクロ命令を格
納する手段に格納された無効なマイクロ命令をアドレス
指定する。
〈実施例〉
次に図面を参照して、本発明の実施例の構成ならびに動
作について詳細に説明する。
作について詳細に説明する。
第１図は、本発明の第１実施例の構成を示す図面である
。
。
ＭＡＲｌｏｏは、前記従来のマイクロプログラム制御装
置で使用しているＭＡＲ４００に対して、ロード信号Ｌ
ＤＥＮＤが１の時ｍビットの定数Ｍをロードする点、お
よび保持信号ＨＯＬＤが１゜ロード信号ＬＤＳＴＡＲＴ
がＯｌかつロード信号ＬＤＥＮＤが０の間は、ＭＡＲ４
００の内容は変化しないという点を除けば同等である。
置で使用しているＭＡＲ４００に対して、ロード信号Ｌ
ＤＥＮＤが１の時ｍビットの定数Ｍをロードする点、お
よび保持信号ＨＯＬＤが１゜ロード信号ＬＤＳＴＡＲＴ
がＯｌかつロード信号ＬＤＥＮＤが０の間は、ＭＡＲ４
００の内容は変化しないという点を除けば同等である。
ＭＲＯＭ４０２のアドレスＭに対応する領域には、マイ
クロプログラム制ｗ装置にとって意味のないノー・オペ
レーション（以下、ｎｏｐと呼ぶ）命令を格納しておく
。
クロプログラム制ｗ装置にとって意味のないノー・オペ
レーション（以下、ｎｏｐと呼ぶ）命令を格納しておく
。
また、ＭＲＯＭ４０２のｎビット出力は、直接にマイク
ロオーダＥＮＤ、、１、。２、。３、・・・・に対応す
る。
ロオーダＥＮＤ、、１、。２、。３、・・・・に対応す
る。
ＭＳＥＱＩＯｌは、マイクロオーダＥＮＤ、状態信号■
を入力し、ロード信号ＬＤＳＴＡＲＴならびニＬ Ｄ
Ｅ Ｎ Ｄ、保持信号ＨＯＬＤ、禁１ヒ信号ＩＮＨＩＢ
ＩＴを発生する回路であり、同時に状態信号ＥＮＤ、Ｂ
ＳＹを発生する。
を入力し、ロード信号ＬＤＳＴＡＲＴならびニＬ Ｄ
Ｅ Ｎ Ｄ、保持信号ＨＯＬＤ、禁１ヒ信号ＩＮＨＩＢ
ＩＴを発生する回路であり、同時に状態信号ＥＮＤ、Ｂ
ＳＹを発生する。
次に、第３図を参照して本実施例の動作について説明す
る。＠３図は、本実施例における動作のタイミングを示
す図である。
る。＠３図は、本実施例における動作のタイミングを示
す図である。
マイクロオーダＥＮＤを含むマイクロ命令Ｘ＋ｎがＭＭ
ＥＭ４０２に出力されると、状態信号ＶがＯｌすなわち
新しいマイクロプログラムの実行開始アドレス（スター
トアドレス）が無効であるため、状態信号ＢＳＹが１に
なる。
ＥＭ４０２に出力されると、状態信号ＶがＯｌすなわち
新しいマイクロプログラムの実行開始アドレス（スター
トアドレス）が無効であるため、状態信号ＢＳＹが１に
なる。
この時ロード信号ＬＤＥＮＤが発行され、１クロツク後
に定数ＭがＭＡＲｌｏｏにロードされる。
に定数ＭがＭＡＲｌｏｏにロードされる。
このタイミングで、マイクロオーダＥＮＤを含むマイク
ロ命令の次のマイクロ命令ｘ＋ｎ＋１が１クロック期間
ＭＭＥＭ４０２に出力される。
ロ命令の次のマイクロ命令ｘ＋ｎ＋１が１クロック期間
ＭＭＥＭ４０２に出力される。
さらに１クロツク経過すると、マイクロ命令アドレスＭ
に対応するＭＭＥＭ４０２の内容、すなわちｎｏｐ命令
が実行される９ 以後、状態４４号ＶがＯになるまで保持信号ＨＯＬＤが
１になるので、ＭＡＲｌｏｏの内容はＭに保持されると
ともに、ＭＭＥＭ４０２の出力にもｎｏｐ命令が保持さ
れる。
に対応するＭＭＥＭ４０２の内容、すなわちｎｏｐ命令
が実行される９ 以後、状態４４号ＶがＯになるまで保持信号ＨＯＬＤが
１になるので、ＭＡＲｌｏｏの内容はＭに保持されると
ともに、ＭＭＥＭ４０２の出力にもｎｏｐ命令が保持さ
れる。
前記本発明の動作タイミングにおいて、状態信号Ｖが１
でロード信号ＬＤＳＴＡＲＴが発生する場合については
、前記従来のマイクロプログラム制御装置における動作
タイミングと等価である。
でロード信号ＬＤＳＴＡＲＴが発生する場合については
、前記従来のマイクロプログラム制御装置における動作
タイミングと等価である。
以上説明したように１本実施例では新しいマイクロプロ
グラムの実行開始を待ち合せている期間 ′中、
マイクロ命令の実行を禁１ｈすることなく、不要なマイ
クロ命令の実行を避けることができる。
グラムの実行開始を待ち合せている期間 ′中、
マイクロ命令の実行を禁１ｈすることなく、不要なマイ
クロ命令の実行を避けることができる。
また、本実施例ではＭＭＥＭ４０２におけるアドレスＭ
に対応するデータとして、ｎｏｐ命令を格納しておくこ
とを前提としたが、ＭＭＥＭ４０２に対応しないアドレ
スに対してｎｏｐ命令と同等のデータが出力されるよう
なマイクロ命令のコード定義を行なうことで、ｎｏｐ命
令を格納する領域を省くことが可能であり、さらに少な
いハードウェアで実現することが可能である。
に対応するデータとして、ｎｏｐ命令を格納しておくこ
とを前提としたが、ＭＭＥＭ４０２に対応しないアドレ
スに対してｎｏｐ命令と同等のデータが出力されるよう
なマイクロ命令のコード定義を行なうことで、ｎｏｐ命
令を格納する領域を省くことが可能であり、さらに少な
いハードウェアで実現することが可能である。
次に１本発明の第２実施例について説明する。
第２図は、本発明の第２実施例であり、前記第１の実施
例に対してＭＡＲ２００として前記従来のマイクロプロ
グラム制御装置におけるＭＡＲ４００と同様に、２系統
の入力を有することが特徴である。
例に対してＭＡＲ２００として前記従来のマイクロプロ
グラム制御装置におけるＭＡＲ４００と同様に、２系統
の入力を有することが特徴である。
ＭＡＲ２００は、２人力ＯＲゲート２１０の出力が１の
時ｍビットのマルチプレクサ（以後、ＭＰＸと呼ぶ）２
０１の出力をロードする。
時ｍビットのマルチプレクサ（以後、ＭＰＸと呼ぶ）２
０１の出力をロードする。
２人力ＯＲゲート２１０には、ロード信号ＬＤＳ Ｔ
Ａ ＲＴおよびＬＤＥＮＤが接続される。
Ａ ＲＴおよびＬＤＥＮＤが接続される。
ＭＰＸ２０１は、ロード信号ＬＤＥＮＤがＯの時はマイ
クロプログラムの実行開始アドレス（スタートアドレス
）を、ロード信号ＬＤＥＮＤが１の時はＭＭＥＭ４０２
にｎｏｐ命令が格納されているアドレスＭを出力する。
クロプログラムの実行開始アドレス（スタートアドレス
）を、ロード信号ＬＤＥＮＤが１の時はＭＭＥＭ４０２
にｎｏｐ命令が格納されているアドレスＭを出力する。
本実施例では、ＭＡＲ２００の構造として前記本発明の
第１実施例と比較して、より単純なものを利用すること
が可能であり、従来のマイクロプログラム制御装置から
の移行も簡単に行なうことができる。
第１実施例と比較して、より単純なものを利用すること
が可能であり、従来のマイクロプログラム制御装置から
の移行も簡単に行なうことができる。
〈発明の効果〉
以上説明したように、本発明を用いることでマイクロプ
ログラムの実行開始を待ち合せる制御に関して、マイク
ロ命令の保持機構や、マイクロ命令の無効化回路を省略
することができるので、少ないハードウェアで実現でき
るマイクロプログラム制御装置を提供することが可能で
ある。
ログラムの実行開始を待ち合せる制御に関して、マイク
ロ命令の保持機構や、マイクロ命令の無効化回路を省略
することができるので、少ないハードウェアで実現でき
るマイクロプログラム制御装置を提供することが可能で
ある。
また、高速なマイクロプログラムの実行のために、より
大きなビット幅のマイクロ命令を採用する場合、マイク
ロ命令アドレスのビット幅は相対的に小さくなるので、
より効果は大きくなる。
大きなビット幅のマイクロ命令を採用する場合、マイク
ロ命令アドレスのビット幅は相対的に小さくなるので、
より効果は大きくなる。
第１図は本発明の第１実施例の構成を示すブロック図、
第２図は本発明の第２実施例の構成を示すブロック図、
第３図は第１実施例の動作タイミングを示すタミング図
、 第４図は従来のマイクロプログラム制御装置の構成を示
すブロック図。 第５図はマイクロ命令のフォーマットの一例を示すブロ
ック図、 第６図はマイクロプログラム制御装置の基本的な動作タ
イミングを示すタイミング図、第７図は往来のマイクロ
プログラム制御装置の動作タイミングを示すタイミング
図である。 １００．２００．４００ ・・・・・マイクロ命令アドレス・レジスタ、１０１．
４０４ ・・・・・マイクロプログラム・シーケンサ、２０１・
・・マルチプレクサ、 ２１０・・・２人力ＯＲゲート、 ４０１・・・インクリメンタ、 ４０２・・・マイクロプログラム・メモリ。 ４０３・・・マイクロ命令レジスタ、 ４１０．４１１．４１２．４１３ ・・・・・２人力ＡＮＤゲート、 ４２０・・・インバータ。 特許出願人 日本電気株式会社代理人 弁理
士 桑 井 清 − ■ スタートアド
レス第１図 ■ スタートアドレス第２図 Ｖ ５ｔａｒｔ ａｄｄｒｅｓ
ｓ０１０２ 田 第４図
、 第４図は従来のマイクロプログラム制御装置の構成を示
すブロック図。 第５図はマイクロ命令のフォーマットの一例を示すブロ
ック図、 第６図はマイクロプログラム制御装置の基本的な動作タ
イミングを示すタイミング図、第７図は往来のマイクロ
プログラム制御装置の動作タイミングを示すタイミング
図である。 １００．２００．４００ ・・・・・マイクロ命令アドレス・レジスタ、１０１．
４０４ ・・・・・マイクロプログラム・シーケンサ、２０１・
・・マルチプレクサ、 ２１０・・・２人力ＯＲゲート、 ４０１・・・インクリメンタ、 ４０２・・・マイクロプログラム・メモリ。 ４０３・・・マイクロ命令レジスタ、 ４１０．４１１．４１２．４１３ ・・・・・２人力ＡＮＤゲート、 ４２０・・・インバータ。 特許出願人 日本電気株式会社代理人 弁理
士 桑 井 清 − ■ スタートアド
レス第１図 ■ スタートアドレス第２図 Ｖ ５ｔａｒｔ ａｄｄｒｅｓ
ｓ０１０２ 田 第４図
Claims (1)
- マイクロプログラムの実行終了時に次に実行すべきマイ
クロプログラムの実行開始アドレスを外部から供給する
マイクロプログラム制御装置において、マイクロプログ
ラムの実行開始が待ち合せ状態にあることを検知する手
段と、無効なマイクロ命令を格納する手段と、前記格納
手段に格納された無効なマイクロ命令をアドレスする手
段とで構成され、前記検知手段はマイクロプログラムの
実行開始が待ち合せ状態にあることを検知した場合には
、前記マイクロプログラムの実行開始アドレスの代りに
前記アドレス手段によって前記格納手段に格納されてい
る無効なマイクロ命令をアドレスし、該アドレス内の無
効命令を実行することを特徴とするマイクロプログラム
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309766A JPH0782434B2 (ja) | 1986-12-25 | 1986-12-25 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309766A JPH0782434B2 (ja) | 1986-12-25 | 1986-12-25 | マイクロプログラム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63163531A true JPS63163531A (ja) | 1988-07-07 |
| JPH0782434B2 JPH0782434B2 (ja) | 1995-09-06 |
Family
ID=17997008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309766A Expired - Lifetime JPH0782434B2 (ja) | 1986-12-25 | 1986-12-25 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782434B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103450A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | マイクロプログラム制御方式 |
-
1986
- 1986-12-25 JP JP61309766A patent/JPH0782434B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103450A (ja) * | 1983-11-10 | 1985-06-07 | Fujitsu Ltd | マイクロプログラム制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0782434B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283874A (en) | Cross coupling mechanisms for simultaneously completing consecutive pipeline instructions even if they begin to process at the same microprocessor of the issue fee | |
| EP1241567B1 (en) | Method and apparatus for executing coprocessor instructions | |
| JPS6239780B2 (ja) | ||
| JPH04275628A (ja) | 演算処理装置 | |
| JPH04367936A (ja) | スーパースカラープロセッサ | |
| KR930005768B1 (ko) | 마이크로 프로세서 | |
| JPH0248732A (ja) | 命令パイプライン方式のマイクロプロセッサ | |
| KR880001418B1 (ko) | 데이터 처리장치 | |
| JP2548428B2 (ja) | タイミング発生装置 | |
| JPH03233630A (ja) | 情報処理装置 | |
| US5276822A (en) | System with enhanced execution of address-conflicting instructions using immediate data latch for holding immediate data of a preceding instruction | |
| EP0279953A2 (en) | Computer system having mixed macrocode and microcode instruction execution | |
| JPS63163531A (ja) | マイクロプログラム制御装置 | |
| EP0573071A2 (en) | A microprocessor | |
| US5621909A (en) | Specialized millicode instruction for range checking | |
| JP2721611B2 (ja) | プログラマブルコントローラ | |
| JP2721610B2 (ja) | プログラマブルコントローラ | |
| JPH05233283A (ja) | 並列命令実行方式 | |
| JPS6221131B2 (ja) | ||
| JPH02249029A (ja) | マイクロプログラム制御装置 | |
| JPH02277130A (ja) | マイクロプロセッサ | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPH07210384A (ja) | 浮動小数点演算装置 | |
| JPH06230968A (ja) | 分岐制御装置 | |
| JPH03164945A (ja) | データ処理装置 |