JPS63184330A - フオトレジストのベ−ク装置 - Google Patents
フオトレジストのベ−ク装置Info
- Publication number
- JPS63184330A JPS63184330A JP62015715A JP1571587A JPS63184330A JP S63184330 A JPS63184330 A JP S63184330A JP 62015715 A JP62015715 A JP 62015715A JP 1571587 A JP1571587 A JP 1571587A JP S63184330 A JPS63184330 A JP S63184330A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- photoresist
- hot plate
- resist
- hot plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体製造プロセスで用いられるフォトレジス
トのプリベーク、特にホットプレート式のベーク装置に
関するものである。
トのプリベーク、特にホットプレート式のベーク装置に
関するものである。
従来のフォトレジストのホットプレート装置によるプリ
ベーク方法は、通常上としてフォトレジスト中に含有さ
れている溶剤の蒸発を目的とし、ウェハー内の温度分布
が均一になるように、ウェハーの裏面全面あるいは一部
に接触するホットプレートを特定の温度で保温状態にし
ておき、ウェハーを吸着していたが、このホットプレー
トは1個につき1個の熱源で均一な温度で保温されてい
た。
ベーク方法は、通常上としてフォトレジスト中に含有さ
れている溶剤の蒸発を目的とし、ウェハー内の温度分布
が均一になるように、ウェハーの裏面全面あるいは一部
に接触するホットプレートを特定の温度で保温状態にし
ておき、ウェハーを吸着していたが、このホットプレー
トは1個につき1個の熱源で均一な温度で保温されてい
た。
上述した従来のホットプレート装置によるプリベーク方
法では、フォトレジストの感度がウェハー面内で常に均
一に保持されていたが、このことが、半導体製造プロセ
スにおいて次のような欠点をもたらしていた。すなわち
、半導体製造プロセスにおけるフォトレジストを用いた
フォトリソグラフィ一工程は次に示す大きく2種に大別
される工程を伴っている。第1はリソグラフィーにより
形成されたフォトレジストパターンにより、レジストの
下地を選択的にエツチングする場合で、第2は形成され
たフォトレジストパターンをマスクにイオン注入する場
合である。前者の場合、獲得されるパターンは、エツチ
ング特性に大きく影響されるが、後者の場合はフォトレ
ジストのパターンだけが、パターン(イオン注入領域)
を決定する。
法では、フォトレジストの感度がウェハー面内で常に均
一に保持されていたが、このことが、半導体製造プロセ
スにおいて次のような欠点をもたらしていた。すなわち
、半導体製造プロセスにおけるフォトレジストを用いた
フォトリソグラフィ一工程は次に示す大きく2種に大別
される工程を伴っている。第1はリソグラフィーにより
形成されたフォトレジストパターンにより、レジストの
下地を選択的にエツチングする場合で、第2は形成され
たフォトレジストパターンをマスクにイオン注入する場
合である。前者の場合、獲得されるパターンは、エツチ
ング特性に大きく影響されるが、後者の場合はフォトレ
ジストのパターンだけが、パターン(イオン注入領域)
を決定する。
ここで、ウェハー上に多数の同一特性の半導体装置を形
成するためには、上記の後者の場合はフォトレジストの
パターン寸法をウェハー面内で均一にすることが必要で
あるが、前者の場合はエツチング後の寸法が均一になら
なければいけない。
成するためには、上記の後者の場合はフォトレジストの
パターン寸法をウェハー面内で均一にすることが必要で
あるが、前者の場合はエツチング後の寸法が均一になら
なければいけない。
従来のフォトレジストのプリベーク方法では、ウェハー
面内のフォトレジストの感度が常に均一になるので、ウ
ェハー面内のレジストパターン寸法は均一になるが、フ
ォトレジストパターンにより下地の選択的エツチングを
伴う場合獲得されるパターンは、エツチング特性により
ウェハー面内で寸法のばらつきを生じてしまうという欠
点がある。
面内のフォトレジストの感度が常に均一になるので、ウ
ェハー面内のレジストパターン寸法は均一になるが、フ
ォトレジストパターンにより下地の選択的エツチングを
伴う場合獲得されるパターンは、エツチング特性により
ウェハー面内で寸法のばらつきを生じてしまうという欠
点がある。
本発明の目的はウニへ−面内での温度分布を任意に設定
可能なフォトレジストのベーク装置を提供することにあ
る。
可能なフォトレジストのベーク装置を提供することにあ
る。
上述した従来のホットプレート装置によるプリベーク方
法に対し、本発明のホットプレート式プリベーク装置は
ウェハー面内に同心円状の温度分布を持たせることので
きる形状の熱源を有することにより、レジストの感度を
ウェハー内で分布を持たせることができる。このレジス
トの感度をウェハー内で変化させることによりレジスト
パターン寸法をウェハー内で分布させ、エツチング後の
寸法を均一にすることができ、またフォトレジストのパ
ターン寸法だけで、パターン形成がされる場合にはホッ
トプレートの温度分布を均一にすることにより、レジス
トパターン寸法を均一にすることができる。以上のよう
に本発明はフォトレジストのプリベーク温度をウェハー
内で同心円状に自由に分布させることができるという独
創的内容を有する。
法に対し、本発明のホットプレート式プリベーク装置は
ウェハー面内に同心円状の温度分布を持たせることので
きる形状の熱源を有することにより、レジストの感度を
ウェハー内で分布を持たせることができる。このレジス
トの感度をウェハー内で変化させることによりレジスト
パターン寸法をウェハー内で分布させ、エツチング後の
寸法を均一にすることができ、またフォトレジストのパ
ターン寸法だけで、パターン形成がされる場合にはホッ
トプレートの温度分布を均一にすることにより、レジス
トパターン寸法を均一にすることができる。以上のよう
に本発明はフォトレジストのプリベーク温度をウェハー
内で同心円状に自由に分布させることができるという独
創的内容を有する。
本発明は半導体製造プロセスのフォトレジストをホット
プレートにて加熱するベーク装置において、複数個の異
径のリング状ホットプレートを同心円状に分割独立させ
て配設し、各ホットプレートに個々に駆動される熱源を
装備したことを特徴とするフォトレジストのベーク装置
である。
プレートにて加熱するベーク装置において、複数個の異
径のリング状ホットプレートを同心円状に分割独立させ
て配設し、各ホットプレートに個々に駆動される熱源を
装備したことを特徴とするフォトレジストのベーク装置
である。
次に、本発明について図面を参照して説明する。
半導体製造プロセスにおいて、リソグラフィーにより形
成されたフォトレジストパターンにより、レジストの下
地を選択的にエツチングする場合、エツチング後のパタ
ーン寸法は、フォトレジストのパターン寸法が面内で均
一な場合にもエツチング特性の影響により、特に下地が
Po1ySi (多結晶シリコン)で、ドライエッチを
行うときなど第4図の実線のようにウェハー内でウェハ
ー中心を対称中心に寸法分布を示す。これがプロセス中
の異常によるものではなく、例えば第4図の点線に示す
エツチング装置特有のエツチングレートの面内ばらつき
のような、プロセス固有の本質的な要因によるものであ
る場合、レジスト寸法を第7図のようにエツチング後の
寸法と逆に分布させられれば、互いに打ち消し合いエツ
チング後のレジスト下地のパターン寸法は、第8図のよ
うにウェハー面内で均一にすることができる。
成されたフォトレジストパターンにより、レジストの下
地を選択的にエツチングする場合、エツチング後のパタ
ーン寸法は、フォトレジストのパターン寸法が面内で均
一な場合にもエツチング特性の影響により、特に下地が
Po1ySi (多結晶シリコン)で、ドライエッチを
行うときなど第4図の実線のようにウェハー内でウェハ
ー中心を対称中心に寸法分布を示す。これがプロセス中
の異常によるものではなく、例えば第4図の点線に示す
エツチング装置特有のエツチングレートの面内ばらつき
のような、プロセス固有の本質的な要因によるものであ
る場合、レジスト寸法を第7図のようにエツチング後の
寸法と逆に分布させられれば、互いに打ち消し合いエツ
チング後のレジスト下地のパターン寸法は、第8図のよ
うにウェハー面内で均一にすることができる。
ところで、フォトレジストは一般的にプリベーク温度に
よって感度が第5図のように変化する。
よって感度が第5図のように変化する。
そこでプリベーク温度を第3図の実線のようにウェハー
内で分布させられれば、ウェハー面内のレジスト寸法を
第7図のように分布させることができ、エツチング寸法
がウェハー面内で第8図のように均一になると考えられ
る。
内で分布させられれば、ウェハー面内のレジスト寸法を
第7図のように分布させることができ、エツチング寸法
がウェハー面内で第8図のように均一になると考えられ
る。
本発明は第1図、第2図に示すように複数個の異径のリ
ング状ホットプレート11,1□・・・1nを同心円状
に分割独立させて配設し、各ホットプレート11.1□
・・・1nに個々に駆動される熱源2□、22・・・2
nを装備し、ウェハー3に複数個の異径ホットプレート
1□112・・Inを接触させ各熱源21,2□・・・
2nの温度をコントロールしてウェハー3をホットプレ
ート11゜12・・・1nにて加熱するようにしたもの
である。
ング状ホットプレート11,1□・・・1nを同心円状
に分割独立させて配設し、各ホットプレート11.1□
・・・1nに個々に駆動される熱源2□、22・・・2
nを装備し、ウェハー3に複数個の異径ホットプレート
1□112・・Inを接触させ各熱源21,2□・・・
2nの温度をコントロールしてウェハー3をホットプレ
ート11゜12・・・1nにて加熱するようにしたもの
である。
(実施例1)
上述したようにフォトレジストは一般的にプリベーク温
度によって感度が第5図のように変化するから、プリベ
ーク温度を第3図の実線のようにウェハー内に分布させ
れば、ウェハー面内のレジスト寸法は第7図のように分
布し、エツチング寸法をウェハー面内で第8図のように
均一にすることができる。そこで、本実施例の場合は同
心円状に配列したリング状ホットプレート11・・・1
nのうち中心のホットプレート11を約80℃に温度設
定し、外周側に向けて各ホットプレート12・・・1n
の設定温度を上昇させて第3図の実線で示すような温度
分布を形成させる。
度によって感度が第5図のように変化するから、プリベ
ーク温度を第3図の実線のようにウェハー内に分布させ
れば、ウェハー面内のレジスト寸法は第7図のように分
布し、エツチング寸法をウェハー面内で第8図のように
均一にすることができる。そこで、本実施例の場合は同
心円状に配列したリング状ホットプレート11・・・1
nのうち中心のホットプレート11を約80℃に温度設
定し、外周側に向けて各ホットプレート12・・・1n
の設定温度を上昇させて第3図の実線で示すような温度
分布を形成させる。
(実施例2)
次に実施例2について説明する。フォトレジストでパタ
ーンを形成し、それをマスクにイオン注入する場合、イ
オン注入領域はレジストパターンの寸法だけで決定され
る。この場合は、第3図の点線に示すようにウェハー面
内の温度分布を一定にして、ウェハー面内のレジスト感
度を均一にする必要がある。本実施例では本発明のホッ
トプレート1□〜1nの各温度を同一温度にすればよい
。それにより、ウェハー面内のレジスト寸法を均一にす
ることができ、イオン注入領域はウェハー内で均一にす
ることができる。
ーンを形成し、それをマスクにイオン注入する場合、イ
オン注入領域はレジストパターンの寸法だけで決定され
る。この場合は、第3図の点線に示すようにウェハー面
内の温度分布を一定にして、ウェハー面内のレジスト感
度を均一にする必要がある。本実施例では本発明のホッ
トプレート1□〜1nの各温度を同一温度にすればよい
。それにより、ウェハー面内のレジスト寸法を均一にす
ることができ、イオン注入領域はウェハー内で均一にす
ることができる。
以上説明したように本発明は内外異径のホットプレート
の設定温度を同心円状に自由に温度変化させるため、ウ
ェハー面内のレジストの感度を様々に変化させることに
より半導体製造プロセスにおいて、ウェハー面内の半導
体装置のパターン寸法を均一にすることができる効果が
ある。
の設定温度を同心円状に自由に温度変化させるため、ウ
ェハー面内のレジストの感度を様々に変化させることに
より半導体製造プロセスにおいて、ウェハー面内の半導
体装置のパターン寸法を均一にすることができる効果が
ある。
第1図は本発明のフォトレジストのホットプレート状プ
リベーク装置の平面図、第2図は同縦断面図、第3図は
本発明のプリベーク装置を用いた実施例の一例を示す温
度分布図、第4図は仮想的なエツチングレートの分布図
、第5図は一般的なレジスト感度のプリベーク温度によ
る変化を示す図、第6図は第3図のような実施例のとき
のウェハー面内のレジスト感度の分布を示す図、第7図
は第6図のような実施例のときのレジストパターン寸法
のウェハー面内分布を示す図、第8図は第3図〜第7図
までの実施例のときのエツチング後のパターン寸法のウ
ェハー面内分布を示す図である。
リベーク装置の平面図、第2図は同縦断面図、第3図は
本発明のプリベーク装置を用いた実施例の一例を示す温
度分布図、第4図は仮想的なエツチングレートの分布図
、第5図は一般的なレジスト感度のプリベーク温度によ
る変化を示す図、第6図は第3図のような実施例のとき
のウェハー面内のレジスト感度の分布を示す図、第7図
は第6図のような実施例のときのレジストパターン寸法
のウェハー面内分布を示す図、第8図は第3図〜第7図
までの実施例のときのエツチング後のパターン寸法のウ
ェハー面内分布を示す図である。
Claims (1)
- (1)半導体製造プロセスのフォトレジストをホットプ
レートにて加熱するベーク装置において、複数個の異径
のリング状ホットプレートを同心円状に分割独立させて
配設し、各ホットプレートに個々に駆動される熱源を装
備したことを特徴とするフォトレジストのベーク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62015715A JPS63184330A (ja) | 1987-01-26 | 1987-01-26 | フオトレジストのベ−ク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62015715A JPS63184330A (ja) | 1987-01-26 | 1987-01-26 | フオトレジストのベ−ク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63184330A true JPS63184330A (ja) | 1988-07-29 |
Family
ID=11896460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62015715A Pending JPS63184330A (ja) | 1987-01-26 | 1987-01-26 | フオトレジストのベ−ク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63184330A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333809A (ja) * | 1993-05-20 | 1994-12-02 | Toshiba Corp | レジスト感度調整装置および方法 |
| JPH07111232A (ja) * | 1993-10-13 | 1995-04-25 | Nec Corp | フォトレジスト用オーブン |
| JPH08107057A (ja) * | 1994-10-04 | 1996-04-23 | Hitachi Ltd | ベーキング方法および装置 |
| JPH1074678A (ja) * | 1996-08-30 | 1998-03-17 | Fujitsu Ltd | 現像方法及び露光装置 |
| US5950723A (en) * | 1995-11-17 | 1999-09-14 | Cvc Products, Inc. | Method of regulating substrate temperature in a low pressure environment |
| JPH11283909A (ja) * | 1998-03-31 | 1999-10-15 | Dainippon Screen Mfg Co Ltd | 基板熱処理装置 |
| JP2000323375A (ja) * | 1999-05-07 | 2000-11-24 | Mtc:Kk | 基板加熱装置及び基板加熱方法 |
| JP2000349018A (ja) * | 1999-06-08 | 2000-12-15 | Nec Corp | フォトレジスト用ベーク炉 |
| KR100299258B1 (ko) * | 1998-06-16 | 2001-11-30 | 윤종용 | 포토레지스트베이킹방법및포토레지스트베이킹시스템 |
| JP2002538501A (ja) * | 1999-02-22 | 2002-11-12 | ステアーグ ハマテヒ アクチエンゲゼルシャフト | 基板を熱的に処理するための装置および方法 |
| JP2009099835A (ja) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | レジスト塗布基板の熱処理装置及びその熱処理方法 |
| JP2018147965A (ja) * | 2017-03-02 | 2018-09-20 | 東京エレクトロン株式会社 | 周縁塗布装置及び周縁塗布方法 |
-
1987
- 1987-01-26 JP JP62015715A patent/JPS63184330A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333809A (ja) * | 1993-05-20 | 1994-12-02 | Toshiba Corp | レジスト感度調整装置および方法 |
| JPH07111232A (ja) * | 1993-10-13 | 1995-04-25 | Nec Corp | フォトレジスト用オーブン |
| JPH08107057A (ja) * | 1994-10-04 | 1996-04-23 | Hitachi Ltd | ベーキング方法および装置 |
| US5950723A (en) * | 1995-11-17 | 1999-09-14 | Cvc Products, Inc. | Method of regulating substrate temperature in a low pressure environment |
| JPH1074678A (ja) * | 1996-08-30 | 1998-03-17 | Fujitsu Ltd | 現像方法及び露光装置 |
| JPH11283909A (ja) * | 1998-03-31 | 1999-10-15 | Dainippon Screen Mfg Co Ltd | 基板熱処理装置 |
| KR100299258B1 (ko) * | 1998-06-16 | 2001-11-30 | 윤종용 | 포토레지스트베이킹방법및포토레지스트베이킹시스템 |
| JP2002538501A (ja) * | 1999-02-22 | 2002-11-12 | ステアーグ ハマテヒ アクチエンゲゼルシャフト | 基板を熱的に処理するための装置および方法 |
| JP2000323375A (ja) * | 1999-05-07 | 2000-11-24 | Mtc:Kk | 基板加熱装置及び基板加熱方法 |
| JP2000349018A (ja) * | 1999-06-08 | 2000-12-15 | Nec Corp | フォトレジスト用ベーク炉 |
| JP2009099835A (ja) * | 2007-10-18 | 2009-05-07 | Toppan Printing Co Ltd | レジスト塗布基板の熱処理装置及びその熱処理方法 |
| JP2018147965A (ja) * | 2017-03-02 | 2018-09-20 | 東京エレクトロン株式会社 | 周縁塗布装置及び周縁塗布方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63184330A (ja) | フオトレジストのベ−ク装置 | |
| JPH11274030A (ja) | レジスト処理方法および装置ならびにレジスト塗布方法 | |
| JP3708786B2 (ja) | レジストパターン形成方法及び半導体製造システム | |
| JP2001274069A5 (ja) | ||
| KR20070048736A (ko) | 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계치수를 제어하는 방법 | |
| TWI413158B (zh) | 半導體製程及用於此半導體製程的設備 | |
| US4035226A (en) | Method of preparing portions of a semiconductor wafer surface for further processing | |
| JPH0620903A (ja) | 半導体装置の製造方法 | |
| JPH10256114A (ja) | フォトレジスト膜のパターン形成方法 | |
| JP3026305B2 (ja) | 加熱処理方法 | |
| JP2517707B2 (ja) | フオトレジストパタ−ンの形成方法 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JPH02125610A (ja) | ホットプレート | |
| JPS6331118A (ja) | ベ−ク炉 | |
| JPH0621233Y2 (ja) | ベーキング装置 | |
| JP4121770B2 (ja) | フォトマスク製造用べーキング装置 | |
| KR100712814B1 (ko) | 웨이퍼 가열장치 및 가열 방법 | |
| JPS63181321A (ja) | ベ−ク装置 | |
| KR100252762B1 (ko) | 반도체 장치 제조를 위한 포토레지스트의 베이크 조건 선정 방법 | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| KR20050120493A (ko) | 열간섭 방지형 웨이퍼 및 이의 제조방법 | |
| KR20040003372A (ko) | 핫플레이트 구조 | |
| JPH0669125A (ja) | 半導体製造装置 | |
| JPS62114224A (ja) | 半導体装置 | |
| KR20030024168A (ko) | 베이크 장치 및 이를 이용한 베이킹 방법 |