JPS63193528A - エツチング過程の制御方法 - Google Patents

エツチング過程の制御方法

Info

Publication number
JPS63193528A
JPS63193528A JP63007387A JP738788A JPS63193528A JP S63193528 A JPS63193528 A JP S63193528A JP 63007387 A JP63007387 A JP 63007387A JP 738788 A JP738788 A JP 738788A JP S63193528 A JPS63193528 A JP S63193528A
Authority
JP
Japan
Prior art keywords
etching
layer
substrate
plasma
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63007387A
Other languages
English (en)
Inventor
コンラート、ヒーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS63193528A publication Critical patent/JPS63193528A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば超高密度集積回路に使用される金属
導電層上に設けられた電気絶縁層のフォトレジスト・マ
スクエツチングによる構造化に際して基板上のエッチン
グする層からの物質除去の終点を決定することによりプ
ラズマ中で活性化されたイオン、基および中性粒子の作
用によるエツチング過程を制御する方法に関するもので
ある。
このエツチング過程に際してはエツチング反応器として
排気可能の堰室を備える排気容器が使用され、エツチン
グする基板を取り付ける基板支持体は移動可能に構成さ
れている。
〔従来の技術〕
プラズマ中で活性化されたイオン、基、中性粒子の作用
によるエッチング過程(ドライエツチングと呼ばれてい
る)による絶縁性薄膜の所定形状と精確な寸法をもつ構
造化は超高密度集積半導体デバイス製作のクリチカルな
工程段階である(文献スセ(S、M、Sze )著「ヴ
イ・エル・ニス・アイ・テクノロジー(VLSI−Te
chnology)JMc−Graw−旧11、 In
t、 Book Comp、  1984年、第305
〜307頁参照)。
、  ドライエツチングの場合構造化する層又は基板の
上には始めから構造化されたフォトレジスト層が置かれ
ているから、このフォトレジスト構造をその下に置かれ
ている絶縁材料の層に精確な寸法をもって移すことが問
題となる。そのためにはフォトレジスト層を設けた基板
を適当なイオンで照射するかあるいはプラズマ内に置く
。プラズマ中で化学的に活性化された粒子°(イオンと
中性粒子)は露出した屓又は基板の材料と反応し、揮発
性の化合物を形成して局部的な物質除去が行われる。
局部的な物質除去は原子、イオン又は分子の単純な衝突
過程(スパッタリング)によっても促進することができ
る。
エツチング過程の展開に当ってはプラズマの反応性が出
発ガスの適当な選定によりフォトレジスト又はその下の
構造化する層に対する除去速度をできるだけ低くするよ
うに注意しなければならない。このことはそれぞれの層
材料に対して特定のエツチング過程を間発しなければな
らないことを意味している。更に極めて高度の再現性が
小さい寸法許容差(例えば±0.1μm)をもって要求
されるから、処理過程を常時監視する必要がある。
特にエツチングの終点は精確に決定されなければならな
い。
(発明が解決しようとする課題〕 この発明の目的は、上記の条件を満たすことを可能にす
る制御方法を提供することである。
従来エツチングの終点の決定はプラズマの特徴を湘べる
分光法によって行われた(前記文献(Vl。
Sl−Technology  、  門c−Graw
−旧11.Int、Book  Comp。
1984年、第334頁参照)。この場合それぞれのエ
ツチング過程に特徴的な分子の放出又は吸収スペクトル
線を見出すことが主要事である。これらのスペクトル線
の強度はエツチングする物質が完全に除かれると急激に
低下する。層の厚さが分っていると強度低下までの時間
からエツチング速度を計算できる。ただしこの方法では
処理設備内の処理板の全体に亘って平均したものとなる
ことは明らかである。エツチング速度の局所的な決定に
対しては標本を取り出し、例えば走査電子顕@鏡を使用
して物質除去量を決定しなければならない。プラズマの
局所的な特徴決定はそれに必要なプローブ例えばラング
ミュア・プローブによってプラズマ自体が強い影響を受
けるので極めて困難である。この詳細は文献「ジャーナ
ル・オブ・ヴアキューム・サイエンス・テクノロジー(
J、Vac、sci、 Technol、 ) J 1
5 (2) 1978年、第193−198頁に記載さ
れている。
〔課題を解決するための手段〕
この発明は電気絶縁層のドライエツチングの終点の決定
に全く別の方法を提案するものであって、冒頭に挙げた
方法において低オーム抵抗の接触を備える特定の寸法と
形態の基準基板を使用し、一定時間間隔毎にその金属導
電層に一定の既知測定電流■1を流したときの電圧降下
UNIを測定し、この測定をプラズマのイオンと電子に
より導T1.Hに付加注入された電流11njが電圧降
下UNIを変化させるまで続けることにより物質除去の
終点を決定することを特徴とするものである。測定デー
タは無接触に1aEff放射のパルス符号変調(PCM
)法によって伝送され、その際独立したユニットとして
可動基板支持体に取り付けられた遠隔測定系が使用され
る。
〔作用効果〕
この発明は、金属層を層上に連続した緻密電気絶縁層が
存在する限りプラズマから金属導電層に電荷が注入され
ることはないという知見に基くものである(イオン又は
電子の侵入深さは層材料の単一層程度である)、このこ
とは電圧降下U5の測定値と短時間流される一定電流■
+<tの比によって決定される層抵抗R8,が真の層抵
抗R1に対応ることを意味している。エツチングする電
気絶縁層が除去されると直ちにエツチング・プラズマか
らの荷電粒子が金属導電層内に電流117jを流し、こ
の電流が測定電流■、に重ねられて電圧降下Uゎの測定
値に誤差を与える。この場合層抵抗R,は次式で計算さ
れる。
IML・ IIIIj このことは一定の測定tmlsLの場合、突然の抵抗変
化はエツチングする電気絶縁層が完全に除去されたこと
を一義的に示している。金属層の層構成に対して行われ
た類似測定はヨーロッパ特許出願公開第0146720
号明細書に記載されている。
構造化区域の大きさと物質除去の終点との関係は、例え
ば基準基板に大きさの異るフォトレジスト・マスキング
区域を作り、ドライエツチングして電気測定することに
より制御することができる。
誘電層の局所的なエツチング速度を決定することもこの
発明の枠内にあるが、この場合層の厚さを予め決定して
おくことが必要である。
〔実施例〕
図面を参照し、実施例と測定結果によってこの発明を更
に詳細に説明する。
測定は次のように行われた。
第1図乃至第4図に示した基準基板の表面に例えばSi
Oオから成る構造化層が設けられる。これは集積回路製
作用として例えばドープされたシリコン、金属シリサイ
ド又はアルミニウム合金から成る金属電導層上に置かれ
た半導体結晶板の完全なRm物であってフォトレジスト
・マスクを備えている。この基準基板の全体又はその部
分区域が第5図に示されている遠隔測定系に組み込まれ
電気接触が形成される。
この設備の遠隔測定系は処理される半導体結晶板と同様
に動かされるから、電気伝導層に対する抵抗(R4)又
は電圧(UN、)の測定値の時間経過から電気絶縁層の
エツチングの終点に関する情報が得られる。
第1図乃至第4図は測定に使用された基準基板を示しそ
この数字記号は次の物を表わす。
1:エツチングするSi0g層 2:基板上の金属導電層 3:微細構造化されたフォトレジスト層4:測定用の低
オーム抵抗接触電極 13:粗大構造化されたフォトレジスト層エツチング速
度が構造化区域の大きさに関係することがあるかどうか
を調べるため、基準基板に大きさの異るフォトレジスト
構造を作り、これにエツチングを行って電気的に測定し
た。第1図、第2図の基準基板において露出した細いS
 i O2ブリツジ1の幅の総和が第3図、第4図の広
いSiOアブリッジ11の幅に等しいとき、導電層2又
は12の抵抗測定値の時間経過の差異を直接エツチング
速度の差異によるものとすることができる。
第5図にエツチング装置における測定系のN能的関係と
配置を示す。二重パレッ)7.17として構成された測
定系18は送信器27を含み1つの独立系となっている
。回転するパレ7)7.17からの測定データの伝送は
遠隔測定系を通して行われ、層1.2で測定された測定
電圧を伝送可能なパルス符号変調信号に変換する変換器
はパレットの下に置かれている。送信器27を含む測定
器18は電池28で駆動される。受信ア°ンテナ21は
測定データ伝送に高周波技術が使用される場合容器22
内に置かれ、絶縁された真空ブッシング23を通して引
き出される。受信した遠隔測定データの調整ユニットと
しての受信器29は容器22の外に置かれる。測定デー
タはディジタル信号又はアナログ信号として処理するこ
とができる。
測定データがディジクルであれば直接コンピュータ30
に入れる。コンピュータは直ちにこの信号を処理してエ
ツチング過程を所望の時点で停止させる。
第5図の各ブロックに記入されている数字記号は次の部
分又は機能を指す。
1.2=金属導電基板上に置かれたエッチングする層 25:抵抗測定又は電圧測定 26:変換器(PCM変調器) 27:送信器 28:電源 21:受信アンテナ 23:アンテナ用の絶縁された真空ブッシング29:受
信器 30:コンピュータ           /−第5図
の矢印31は容器の排気管を表わし、二重矢印32は組
み込まれたロック室を表わす。
皿定炭 21I電層は抵抗率rho−800μΩ口のドープされ
たポリシリコンから成り、厚さはd −0,4μmであ
る。
口=Rw、測定′@流I ML −10m A、 TK
、圧Ust =200mVであり、絶縁層は厚さ0.8
μmの酸化シリコン層である。
個々の板のエツチング速度は、 11nj =−3mAから計算して0.4 am /m
in となる。
【図面の簡単な説明】
第1図と第3図は測定に使用される基準基板の2例を示
し、第2図と第4図はこれらの基板の断面図であり、第
5図は測定系とエツチング装置の機能的関係と配置を示
し、第6図は導電層のエツチングの終点を示す電圧降下
U4が特定の時点に生じたことを表わす電圧測定曲線で
ある。第1図、第2図において、1・・・エツチングす
る340g層、2・・・基板上の金属導電層、3・・・
フォトレジスト層、4・・・測定用接触電極。

Claims (1)

  1. 【特許請求の範囲】 1)金属導電層(2)上の電気絶縁層(1,11)をフ
    ォトレジスト・マスク(3,13)を使用しプラズマ活
    性化されたイオン、基、中性粒子の作用によるエッチン
    グによって構造化する際、エッチングする層(1,11
    )からの物質除去の終点を決定することによりエッチン
    グ過程を制御する方法において、エッチング反応器とし
    て排気可能の堰室(32)を備える排気容器(22)が
    使用され、エッチングする基板(1,2)を取付ける基
    板支持体(7,17)は移動可能に構成され、低オーム
    抵抗接触(4)を備える特定の寸法と形態の基準基板(
    1,2)を使用し、一定時間間隔毎に金属導電層に一定
    の既知測定電流(I_M_■)を流したときの電圧降下
    (U_M_■)を測定し、この測定をプラズマのイオン
    と電子により導電層(2)に付加注入された電流(I_
    i_n_j)が電圧降下(U_M_■)を変化させるま
    で続けることによって物質除去の終点が決定されること
    を特徴とするプラズマ活性化イオン、基、中性粒子の作
    用によるエッチング過程の制御方法。 2)電圧降下の測定時間間隔が0.01乃至1s、特に
    0.2sであることを特徴とする特許請求の範囲第1項
    記載の方法。 3)測定データが電磁放射のパルス符号変調により無接
    触に伝送され、その際独立ユニットとして可動基板支持
    体(7,17)に取付けられた遠隔測定系(18)が使
    用されることを特徴とする特許請求の範囲第1項記載の
    方法。 4)時間に関係する測定データから局部エッチング速度
    が計算されることを特徴とする特許請求の範囲第1項乃
    至第3項の一つに記載の方法。 5)測定データがプロセス制御計算機(30)に導かれ
    計算されることを特徴とする特許請求の範囲第1項乃至
    第4項の一つに記載の方法。
JP63007387A 1987-01-20 1988-01-14 エツチング過程の制御方法 Pending JPS63193528A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3701472.2 1987-01-20
DE3701472 1987-01-20

Publications (1)

Publication Number Publication Date
JPS63193528A true JPS63193528A (ja) 1988-08-10

Family

ID=6319119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63007387A Pending JPS63193528A (ja) 1987-01-20 1988-01-14 エツチング過程の制御方法

Country Status (3)

Country Link
US (1) US4810335A (ja)
EP (1) EP0278250A1 (ja)
JP (1) JPS63193528A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957605A (en) * 1989-04-17 1990-09-18 Materials Research Corporation Method and apparatus for sputter coating stepped wafers
US5015323A (en) * 1989-10-10 1991-05-14 The United States Of America As Represented By The Secretary Of Commerce Multi-tipped field-emission tool for nanostructure fabrication
US5198072A (en) * 1990-07-06 1993-03-30 Vlsi Technology, Inc. Method and apparatus for detecting imminent end-point when etching dielectric layers in a plasma etch system
DE4132562A1 (de) * 1991-09-30 1993-04-08 Siemens Ag Verfahren zur in-situ bestimmung des schichtwiderstandes bzw. von prozessgroessen von unter dem einfluss eines plasmas hergestellten, duennen elektrisch leitenden schichten
US5284804A (en) * 1991-12-31 1994-02-08 Texas Instruments Incorporated Global planarization process
US5857258A (en) * 1992-03-13 1999-01-12 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conductive features on an insulating substrate
US5383136A (en) * 1992-03-13 1995-01-17 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
US5602492A (en) * 1992-03-13 1997-02-11 The United States Of America As Represented By The Secretary Of Commerce Electrical test structure and method for measuring the relative locations of conducting features on an insulating substrate
US5617340A (en) * 1994-04-28 1997-04-01 The United States Of America As Represented By The Secretary Of Commerce Method and reference standards for measuring overlay in multilayer structures, and for calibrating imaging equipment as used in semiconductor manufacturing
KR940009496B1 (ko) * 1992-06-09 1994-10-14 주식회사금성사 다색 전계발광소자 및 제조방법
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
RU2141005C1 (ru) * 1997-03-28 1999-11-10 Баранов Александр Михайлович Способ уменьшения шероховатости поверхности и устройство для его осуществления
US6165312A (en) * 1998-04-23 2000-12-26 Sandia Corporation Method and apparatus for monitoring plasma processing operations
US6287977B1 (en) 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943881A (ja) * 1982-09-02 1984-03-12 Mitsubishi Electric Corp ドライエツチング装置のエンドポイントデイテクタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103228A (en) * 1977-05-16 1978-07-25 Rca Corp. Method for determining whether holes in dielectric layers are opened
JPS5562169A (en) * 1978-11-01 1980-05-10 Toshiba Corp Ion-etching method
US4263088A (en) * 1979-06-25 1981-04-21 Motorola, Inc. Method for process control of a plasma reaction
US4358338A (en) * 1980-05-16 1982-11-09 Varian Associates, Inc. End point detection method for physical etching process
JPS5713745A (en) * 1980-06-30 1982-01-23 Fujitsu Ltd Detecting method for ion etching finishing point
DE3123427C2 (de) * 1981-06-12 1985-10-24 Siemens AG, 1000 Berlin und 8000 München Anordnung zum Messen des elektrischen Widerstandes und der Temperatur von durch Aufdampfen oder Aufstäuben auf Substraten abgeschiedenen dünnen, metallischleitenden Schichten während der Schichtherstellung
DE3340719A1 (de) * 1983-11-10 1985-05-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur messung des elektrischen widerstandes von unter dem einfluss eines plasmas hergestellten, duennen, metallischen schichten waehrend ihrer herstellung
JPS60106976A (ja) * 1983-11-14 1985-06-12 Sony Corp エツチング終点検出方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943881A (ja) * 1982-09-02 1984-03-12 Mitsubishi Electric Corp ドライエツチング装置のエンドポイントデイテクタ

Also Published As

Publication number Publication date
US4810335A (en) 1989-03-07
EP0278250A1 (de) 1988-08-17

Similar Documents

Publication Publication Date Title
US4767496A (en) Method for controlling and supervising etching processes
JPS63193528A (ja) エツチング過程の制御方法
EP0200952B1 (en) Monitoring technique for plasma etching
US4207137A (en) Method of controlling a plasma etching process by monitoring the impedance changes of the RF power
JP4508423B2 (ja) プラズマ処理システムにおいてエッチング終点を決定するための方法および装置
US7521332B2 (en) Resistance-based etch depth determination for SGT technology
WO1992001308A1 (en) Imminent endpoint detection for plasma etch system
EP0141425A1 (en) Small area thin film transistor
IE20010288A1 (en) Endpoint Detection in the Etching of Dielectric Layers
GB2081160A (en) Method of manufacturing a semiconductor device
US5573623A (en) Apparatus for contactless real-time in-situ monitoring of a chemical etching process
JPH0222809A (ja) 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置
JP2001267301A (ja) エッチング進行度検出方法、エッチング方法、半導体装置の製造方法、エッチング進行度検出装置およびドライエッチング装置
US6930049B2 (en) Endpoint control for small open area by RF source parameter Vdc
JPS62256438A (ja) エツチング終点制御パタ−ン
Bartur et al. Properties of SiO2 grown on Ti, Co, Ni, Pd, and Pt silicides
KR20040083190A (ko) 반도체 가스 센서 및 그 제조 방법
JPS5982729A (ja) プラズマエツチング方法
Engemann Improvements in dc‐ion milling of semiconductor devices with small dimensions
JPH01301871A (ja) ドライエッチングの終点検出方法
JPS5982730A (ja) プラズマエツチング方法
JPH0451473Y2 (ja)
Tretola Murray Hill, NJ 07974
JPH0192384A (ja) プラズマ処理装置
JP2614331B2 (ja) 半導体装置の製造方法