JPS63196032A - 半導体薄膜の結晶化方法 - Google Patents
半導体薄膜の結晶化方法Info
- Publication number
- JPS63196032A JPS63196032A JP2935687A JP2935687A JPS63196032A JP S63196032 A JPS63196032 A JP S63196032A JP 2935687 A JP2935687 A JP 2935687A JP 2935687 A JP2935687 A JP 2935687A JP S63196032 A JPS63196032 A JP S63196032A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- amorphous
- annealing
- crystallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固相成長法を使用した半導体薄膜の結晶化方
法に関する。
法に関する。
本発明は、固相成長法を使用した単結晶薄膜の形成方法
であり、部分的に結晶化した非晶質半導体薄膜の上にマ
スク層を選択的に形成し、再度非晶質化した後、改めて
結晶化させることにより、粒径の大きな単結晶薄膜から
れるようにしたものである。
であり、部分的に結晶化した非晶質半導体薄膜の上にマ
スク層を選択的に形成し、再度非晶質化した後、改めて
結晶化させることにより、粒径の大きな単結晶薄膜から
れるようにしたものである。
従来、石英のような絶縁゛性基板上にＣＶＤ （化学
気相成長）法により多結晶（ポリ）Ｓｉ層を形成し、シ
リコンＳｔ”のイオン注入を行って非晶質（アモルファ
ス）化した後、アニールによって固相エピタキシャル成
長させて単結晶Ｓｉ薄膜を得る方法（固相成長法）が提
案されている。
気相成長）法により多結晶（ポリ）Ｓｉ層を形成し、シ
リコンＳｔ”のイオン注入を行って非晶質（アモルファ
ス）化した後、アニールによって固相エピタキシャル成
長させて単結晶Ｓｉ薄膜を得る方法（固相成長法）が提
案されている。
上述した従来の固相成長法によれば、アニール後５ｉｉ
ｌ膜の一部分に結晶化が生じても、その周囲においても
結晶核が不規則に多数発生するため、粒径の大きな単結
晶Ｓｉｒ！膜が得られないという問題点があった。
ｌ膜の一部分に結晶化が生じても、その周囲においても
結晶核が不規則に多数発生するため、粒径の大きな単結
晶Ｓｉｒ！膜が得られないという問題点があった。
本発明は、上述の点に鑑みて粒径の大きな単結晶半導体
薄膜が得られる結晶化方法を提供するものである。
薄膜が得られる結晶化方法を提供するものである。
本発明に係る半導体薄膜の結晶化方法においては、絶縁
性基板（１１上に非晶質化した半導体重＠ （３１を形
成する工程と、この非晶質化した半導体薄膜（３）の少
なくとも一部をアニールによって結晶化する工程と、半
導体薄膜の部分的に結晶化した領域、即ち結晶核（４）
上に選択的にマスク層となるホトレジスト層（５）を形
成する工程と、このマスク層（５）で覆われていない部
分の半導体重ｌＩ！ ！３１を再度非晶質化する工程と
、半導体薄膜（３）を改めてアニールによって結晶化す
る工程を存する。
性基板（１１上に非晶質化した半導体重＠ （３１を形
成する工程と、この非晶質化した半導体薄膜（３）の少
なくとも一部をアニールによって結晶化する工程と、半
導体薄膜の部分的に結晶化した領域、即ち結晶核（４）
上に選択的にマスク層となるホトレジスト層（５）を形
成する工程と、このマスク層（５）で覆われていない部
分の半導体重ｌＩ！ ！３１を再度非晶質化する工程と
、半導体薄膜（３）を改めてアニールによって結晶化す
る工程を存する。
非晶質化した半導体薄膜（３）は、絶縁性基板＋１１上
に多結晶半導体薄膜（２）を形成した後、適当なイオン
注入を行って非晶質化することにより形成しても良く、
又は！１！１＆ｉ性基板１１）上に直接非晶質の半導体
薄膜（３）を形成しても良い、また、結晶核（４）上に
選択的に形成するマスク層は、基板として石英基板（１
）を使用し、結晶核（４）を形成した後、半導体薄膜（
３）上にネガ型ホトレジスト層（５）を形成し、そして
石英基板ｔｌ）の裏面側から露光し、現像することによ
り形成することができる。
に多結晶半導体薄膜（２）を形成した後、適当なイオン
注入を行って非晶質化することにより形成しても良く、
又は！１！１＆ｉ性基板１１）上に直接非晶質の半導体
薄膜（３）を形成しても良い、また、結晶核（４）上に
選択的に形成するマスク層は、基板として石英基板（１
）を使用し、結晶核（４）を形成した後、半導体薄膜（
３）上にネガ型ホトレジスト層（５）を形成し、そして
石英基板ｔｌ）の裏面側から露光し、現像することによ
り形成することができる。
本発明によれば、先ず非晶質半導体薄膜（３）に部分的
に結晶核（４）が生じた時点でアニールを中断し、次に
結晶核（４）上に形成したホトレジスト層（５）をマス
クにしてその他の領域を最初の非晶質状態に戻し、この
後改めてアニールを施すため、既に生じている結晶核（
４）から優先的に再結晶化が進行し、従来の方法では得
られない大きさを有する単結晶半導体薄膜（７）が得ら
れる。
に結晶核（４）が生じた時点でアニールを中断し、次に
結晶核（４）上に形成したホトレジスト層（５）をマス
クにしてその他の領域を最初の非晶質状態に戻し、この
後改めてアニールを施すため、既に生じている結晶核（
４）から優先的に再結晶化が進行し、従来の方法では得
られない大きさを有する単結晶半導体薄膜（７）が得ら
れる。
図面を参照して本発明の詳細な説明する。
先ず第１図Ａに示すように、石英基板＋１１上にＣｖＤ
により厚さ約８００人の多結晶（ポリ）Ｓｉ ｉｉ膜（
２）を形成した後、シリコンＳｔ”のイオン注入（例え
ば２ Ｘｌ０ＩＳ／ｃｍ”、４０ｋｅＶ）を行って非晶
質（アモルファス）化させる。又は、プラズマＣＶＤに
より、石英基板１１）上に直接非晶質Ｓｉ薄膜を形成し
ても良い。
により厚さ約８００人の多結晶（ポリ）Ｓｉ ｉｉ膜（
２）を形成した後、シリコンＳｔ”のイオン注入（例え
ば２ Ｘｌ０ＩＳ／ｃｍ”、４０ｋｅＶ）を行って非晶
質（アモルファス）化させる。又は、プラズマＣＶＤに
より、石英基板１１）上に直接非晶質Ｓｉ薄膜を形成し
ても良い。
次に第１図Ｂに示すように、石英基板（１）を炉の中に
配置してアニールを施す、そして、非晶質Ｓｉ薄膜（３
）に分散して一部結晶化した領域、即ち結晶核（４）が
生じる条件、例えば６００℃、５時間の条件でアニール
を中断する。
配置してアニールを施す、そして、非晶質Ｓｉ薄膜（３
）に分散して一部結晶化した領域、即ち結晶核（４）が
生じる条件、例えば６００℃、５時間の条件でアニール
を中断する。
次に第１図Ｃに示すように、Ｓ ｉ ７１１１９ （３
１の全面にネガ型のホトレジスト層（５）を形成した後
、石英基板［１１の裏面側からｇ線（４３６ｎｍ）（６
１を照射する。この照射の際、第２図に示すように非晶
質状態のＳｉ薄膜の透過率（同図の曲線Ａ参照）が掻く
僅かであるのに対して、結晶核（４）が生じた部分のＳ
ｉ薄膜の透過率（同図の曲線Ｂ参照）が比較的良好であ
るため、ｇ線（６）は結晶核（４）を透過して結晶核（
４）上のホトレジスト層（５）のみを露光することがで
きる。
１の全面にネガ型のホトレジスト層（５）を形成した後
、石英基板［１１の裏面側からｇ線（４３６ｎｍ）（６
１を照射する。この照射の際、第２図に示すように非晶
質状態のＳｉ薄膜の透過率（同図の曲線Ａ参照）が掻く
僅かであるのに対して、結晶核（４）が生じた部分のＳ
ｉ薄膜の透過率（同図の曲線Ｂ参照）が比較的良好であ
るため、ｇ線（６）は結晶核（４）を透過して結晶核（
４）上のホトレジスト層（５）のみを露光することがで
きる。
次に第１図りに示すように、現像処理を施して結晶核（
４）上にホトレジスト層（５）を選択的に形成する。
４）上にホトレジスト層（５）を選択的に形成する。
次に第１図Ｅに示すように、ホトレジスト層（５）が結
晶核（４）上に形成された石英基板（１）に対して、再
びシリコンＳｉ”をイオン注入（例えば、２×１０”／
ｃｍ”、４０ｋｅＶ）する、このイオン注入の際、結晶
核（４）上のホトレジスト層（５）がマスクとなって、
ホトレジスト層（５）で覆われていない部分のＳｉ薄膜
を選択的に非晶質化させることができる。即ち、この工
程により、上記第１図Ｂのアニール工程で再結晶化まで
には至っていないが、完全な非晶質状態ではなくなって
いる部分のＳｉ薄膜が最初の非晶質状態に戻る。
晶核（４）上に形成された石英基板（１）に対して、再
びシリコンＳｉ”をイオン注入（例えば、２×１０”／
ｃｍ”、４０ｋｅＶ）する、このイオン注入の際、結晶
核（４）上のホトレジスト層（５）がマスクとなって、
ホトレジスト層（５）で覆われていない部分のＳｉ薄膜
を選択的に非晶質化させることができる。即ち、この工
程により、上記第１図Ｂのアニール工程で再結晶化まで
には至っていないが、完全な非晶質状態ではなくなって
いる部分のＳｉ薄膜が最初の非晶質状態に戻る。
次に第１図Ｆに示すように、ホトレジスト層（５）を除
去した後、石英基板（１）を炉内に配置して改めて約６
００℃で固相アニールを施す、この固相アニールの際、
元の非晶質状態に戻ったＳｉ薄膜（３）に再結晶化のた
めの結晶核が新たに生じる間に、最初のアニールで生じ
た結晶核（４）からの再結晶化が優先的に進行するため
、粒径の大きな単結晶Ｔｌｌ膜（７）が得られる。
去した後、石英基板（１）を炉内に配置して改めて約６
００℃で固相アニールを施す、この固相アニールの際、
元の非晶質状態に戻ったＳｉ薄膜（３）に再結晶化のた
めの結晶核が新たに生じる間に、最初のアニールで生じ
た結晶核（４）からの再結晶化が優先的に進行するため
、粒径の大きな単結晶Ｔｌｌ膜（７）が得られる。
本発明により、従来法では得られない大きな粒径を有す
る単結晶半導体薄膜を得ることが可能になる。
る単結晶半導体薄膜を得ることが可能になる。
第１図Ａ−Ｆは実施例の′工程図、第２図は非晶質状態
及び結晶化状態にあるＳｉ３膜の波長に対する透過率を
測定したグラフである。 ＋１）は石英基板、セ）はポリＳｉ薄膜、（３）は非晶
質Ｓｊ薄膜、（４）は結晶核、（５）はホトレジスト層
、（６）はｇ線、（刀は単結晶薄膜である。
及び結晶化状態にあるＳｉ３膜の波長に対する透過率を
測定したグラフである。 ＋１）は石英基板、セ）はポリＳｉ薄膜、（３）は非晶
質Ｓｊ薄膜、（４）は結晶核、（５）はホトレジスト層
、（６）はｇ線、（刀は単結晶薄膜である。
Claims (1)
- 【特許請求の範囲】 絶縁性基板上に非晶質化した半導体薄膜を形成する工程
と、 上記非晶質化した半導体薄膜の少なくとも一部を結晶化
する工程と、 上記半導体薄膜の結晶化した領域上に選択的にマスク層
を形成する工程と、 上記マスク層で覆われていない部分の上記半導体薄膜を
再度非晶質化する工程と、 上記半導体薄膜を結晶化する工程 を有する半導体薄膜の結晶化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62029356A JP2550968B2 (ja) | 1987-02-10 | 1987-02-10 | 半導体薄膜の結晶化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62029356A JP2550968B2 (ja) | 1987-02-10 | 1987-02-10 | 半導体薄膜の結晶化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63196032A true JPS63196032A (ja) | 1988-08-15 |
| JP2550968B2 JP2550968B2 (ja) | 1996-11-06 |
Family
ID=12273922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62029356A Expired - Fee Related JP2550968B2 (ja) | 1987-02-10 | 1987-02-10 | 半導体薄膜の結晶化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550968B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288328A (ja) * | 1989-04-28 | 1990-11-28 | Canon Inc | 結晶成長方法 |
| JPH03125422A (ja) * | 1989-10-09 | 1991-05-28 | Canon Inc | 結晶の成長方法 |
| CN102668038A (zh) * | 2009-11-04 | 2012-09-12 | 瓦里安半导体设备公司 | 太阳能电池制造用的自我对准掩模 |
-
1987
- 1987-02-10 JP JP62029356A patent/JP2550968B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288328A (ja) * | 1989-04-28 | 1990-11-28 | Canon Inc | 結晶成長方法 |
| JPH03125422A (ja) * | 1989-10-09 | 1991-05-28 | Canon Inc | 結晶の成長方法 |
| CN102668038A (zh) * | 2009-11-04 | 2012-09-12 | 瓦里安半导体设备公司 | 太阳能电池制造用的自我对准掩模 |
| JP2013510432A (ja) * | 2009-11-04 | 2013-03-21 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 太陽電池製造用の自己位置合わせマスキング |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2550968B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| JP2734587B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0629212A (ja) | 半導体装置の製造方法 | |
| JPH0252419A (ja) | 半導体基板の製造方法 | |
| KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPS58190020A (ja) | エピタキシヤル成長法 | |
| JPH05102035A (ja) | 半導体結晶の成長方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| KR970003805A (ko) | 반도체소자 제조방법 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| KR100271492B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3307362B2 (ja) | 半導体装置の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 | |
| JPH0254538A (ja) | ｐチヤネル薄膜トランジスタの製造方法 | |
| JPS5856408A (ja) | シリコン単結晶膜の成長方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6236866A (ja) | 半導体装置の製造方法 | |
| JPH03101121A (ja) | Ｓｏｉ構造の形成方法 | |
| KR0140665B1 (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |