JPS63202720A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPS63202720A JPS63202720A JP62037259A JP3725987A JPS63202720A JP S63202720 A JPS63202720 A JP S63202720A JP 62037259 A JP62037259 A JP 62037259A JP 3725987 A JP3725987 A JP 3725987A JP S63202720 A JPS63202720 A JP S63202720A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- liquid crystal
- electrode
- deposited
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は液晶表示装置の製造方法に関し、特ＩＣＴＩ
ＰＴアレイ基板用いた液晶表示装置において、大面積化
、及び高解像度化等を行う際のゲート電極線の断線欠陥
の低減に関するものである。
ＰＴアレイ基板用いた液晶表示装置において、大面積化
、及び高解像度化等を行う際のゲート電極線の断線欠陥
の低減に関するものである。
液晶表示装置は、通常８枚の対向基板の間に液晶等の表
示材料が挾持され、この表示材料に電圧を印加する方法
で構成される。この際少くとも一方の基板にマトリクス
状に配列した画素電極を設け、これらの画素を選択的に
動作するために各画素毎にＦ］ｅ？ （電界効果トラン
ジスタ）ＩＦの非線型特性を有する能動素子を設けてい
る。
示材料が挾持され、この表示材料に電圧を印加する方法
で構成される。この際少くとも一方の基板にマトリクス
状に配列した画素電極を設け、これらの画素を選択的に
動作するために各画素毎にＦ］ｅ？ （電界効果トラン
ジスタ）ＩＦの非線型特性を有する能動素子を設けてい
る。
従来、この種の装置としては、第４図、第５図、及び第
８図に示すようなものがあった。第４図は従来の液晶表
示装置の製造方法により形成したＴＦＴアレイ基板の１
層部を示す平面図、第５図及び第６図はそれぞれ第４図
のマーマ線断面図、及びＶｔ−ｍ線断面図で淋る。
８図に示すようなものがあった。第４図は従来の液晶表
示装置の製造方法により形成したＴＦＴアレイ基板の１
層部を示す平面図、第５図及び第６図はそれぞれ第４図
のマーマ線断面図、及びＶｔ−ｍ線断面図で淋る。
図において、（１１は透明絶縁基板、１２：はゲート電
極となるゲート電極線、１８１ｉｊソース電極となるソ
ース電極線、イ４１にドレイン電極、１６）け表示電極
、例えば画素電極、（６）けゲート絶縁膜、１１）は半
導体層％（８）はパッシベーション模、（９）は遜光暎
、＋１０１ｉｊドレイン電極＋４１と画素電極１６）の
フンタクト部である。全体として複数のゲート電極１！
ｌ１ｊｌが並設されており、これに交差して複数のソー
ス電極１ｉ ＋ｓ＋が並設され、電極線＋２１ 、 ＋
３）の交差部に設けられたドレイン電極１４矛、ゲート
絶縁膜１６）、半導体層１７＋、及びゲート電極１２）
とソース電極１３）とで非線型特性を有する能動素子を
構成し、この能動素子と画素電極１１１１とでＴＦＴア
レイ基板を構成している。
極となるゲート電極線、１８１ｉｊソース電極となるソ
ース電極線、イ４１にドレイン電極、１６）け表示電極
、例えば画素電極、（６）けゲート絶縁膜、１１）は半
導体層％（８）はパッシベーション模、（９）は遜光暎
、＋１０１ｉｊドレイン電極＋４１と画素電極１６）の
フンタクト部である。全体として複数のゲート電極１！
ｌ１ｊｌが並設されており、これに交差して複数のソー
ス電極１ｉ ＋ｓ＋が並設され、電極線＋２１ 、 ＋
３）の交差部に設けられたドレイン電極１４矛、ゲート
絶縁膜１６）、半導体層１７＋、及びゲート電極１２）
とソース電極１３）とで非線型特性を有する能動素子を
構成し、この能動素子と画素電極１１１１とでＴＦＴア
レイ基板を構成している。
このＴＦ’Ｔアレイ基板に対向して対向電極基板（図示
せず）が設けられ、ＴＦＴアレイ基板と対向電極基板の
間に液晶等が挾持されて液晶表示装置を構成する。なお
、対向電極基板の表面に＃−１．Ｓ明導電膜が形成され
ている。
せず）が設けられ、ＴＦＴアレイ基板と対向電極基板の
間に液晶等が挾持されて液晶表示装置を構成する。なお
、対向電極基板の表面に＃−１．Ｓ明導電膜が形成され
ている。
液晶表示装置等に用いられるＴＦＴアレイ基板のゲート
電極＋２１ ｉｊ通常、ヒロックの発生等による寺画素
欠陥等を防止するため、Ｃｒ等の高融゛点金属が用いら
れる。この高融点金属は抵抗率が大きいため、膜厚は８
０００ Ａ 程度であった。
電極＋２１ ｉｊ通常、ヒロックの発生等による寺画素
欠陥等を防止するため、Ｃｒ等の高融゛点金属が用いら
れる。この高融点金属は抵抗率が大きいため、膜厚は８
０００ Ａ 程度であった。
しかし、大画面・高解像度なディスプレイを形成する場
合、配線抵抗による信号の減衰の防止、ま之は高周波動
作を行うために、嗅厚ばＢｏｏ。
合、配線抵抗による信号の減衰の防止、ま之は高周波動
作を行うために、嗅厚ばＢｏｏ。
Ａ程度は必要となる。
従来の液晶表示装置は以上のように構成されており、ゲ
ート電極となるゲート電極線の膜厚を３））００ Ａ程
度に厚くすると、クラック等の発生確率が増大し、また
高解像度化に伴う微細配線化により、ゴミ等によるパタ
ーニング不良等によって断線が発生し、歩留りの低下を
まねくという問題点があった。
ート電極となるゲート電極線の膜厚を３））００ Ａ程
度に厚くすると、クラック等の発生確率が増大し、また
高解像度化に伴う微細配線化により、ゴミ等によるパタ
ーニング不良等によって断線が発生し、歩留りの低下を
まねくという問題点があった。
この発明は上記のような従来の問題点を解消でるために
なされたもので、ゲート電極線の断線欠陥を低減できる
液晶表示装置を工程数を増でことなく製造できる液晶表
示装置の製造方法を得ることを目的とする。
なされたもので、ゲート電極線の断線欠陥を低減できる
液晶表示装置を工程数を増でことなく製造できる液晶表
示装置の製造方法を得ることを目的とする。
この発明に係る液晶表示装置の製造方法は、透明絶縁基
板上に並設された複数のゲート電極線、このゲート電極
線に交差する複数のソース電極線、及び上記電極線の交
差部に設けられた非線型特性を何する能動素子と表示電
極を督するＴＰＴプレイ基板、このＴＰＴプレイ基板に
対向しかつ表面に透明導電膜を何する対向電極基板並び
にこの対向電極基板とＴＩＰＴプレイ基板の間に挾持さ
れる液晶表示材料を備えたものにおいて、ゲート電極線
ｉＡを２層で構成し、そのうちの１層は表示電極形成と
同時に形成した表示電極材料よりなることを特徴とする
ものである。
板上に並設された複数のゲート電極線、このゲート電極
線に交差する複数のソース電極線、及び上記電極線の交
差部に設けられた非線型特性を何する能動素子と表示電
極を督するＴＰＴプレイ基板、このＴＰＴプレイ基板に
対向しかつ表面に透明導電膜を何する対向電極基板並び
にこの対向電極基板とＴＩＰＴプレイ基板の間に挾持さ
れる液晶表示材料を備えたものにおいて、ゲート電極線
ｉＡを２層で構成し、そのうちの１層は表示電極形成と
同時に形成した表示電極材料よりなることを特徴とする
ものである。
この発明におけるゲート電極線は２層で構成され、その
うちの１層は表示電極形成と同時に形成した表示電極材
料よりなるので製造工程は従来と同様であり、２層のう
ちの一方の層でクラックあるいはゴミ等によるバターニ
ング不良が発生しても、他方の層で接続される。
うちの１層は表示電極形成と同時に形成した表示電極材
料よりなるので製造工程は従来と同様であり、２層のう
ちの一方の層でクラックあるいはゴミ等によるバターニ
ング不良が発生しても、他方の層で接続される。
第１図はこの発明の一実施例による液晶表示装置の製造
方法によって製造した液晶表示装置のＴＦ’ｌ’アレイ
基板の要部を示す平面図、第２図はｉ１図のｎ−ｏ線断
面図、第３図は第１図のｍ−ｍ線断面図である。
方法によって製造した液晶表示装置のＴＦ’ｌ’アレイ
基板の要部を示す平面図、第２図はｉ１図のｎ−ｏ線断
面図、第３図は第１図のｍ−ｍ線断面図である。
図におｈて、第４図、第５図及び第６図と同一番号は同
−又は相当部分を示してｈる。（■ｌは表示電極例え゛
ば画素電極＋６）と同時に形成した表示′ｄ１極材料よ
りなる＠１ゲート配線である。（２１は従来と同様のゲ
ート電極となるゲート電極線で、ｇｐＪ２ゲート電極線
である。
−又は相当部分を示してｈる。（■ｌは表示電極例え゛
ば画素電極＋６）と同時に形成した表示′ｄ１極材料よ
りなる＠１ゲート配線である。（２１は従来と同様のゲ
ート電極となるゲート電極線で、ｇｐＪ２ゲート電極線
である。
以下Ｖにの発明の一実施例によるＴＵＦＴアレイ基板の
具体的な製造方法ケ述べる。
具体的な製造方法ケ述べる。
まずガラス等の透明絶縁基板山上に、工ＴＯＣ工ｎｄｉ
ｕｍ Ｔｉｎ ０Ｘｉｄｅ）等の透明導電膜を、ＢＢＸ
着法等で堆積する。この後、ホトリソグラフィー等の方
法で画素電極１６）とライン状の′＠ｌゲート電極線ｔ
ｌｌ）’ｌｉ’同時に形成する。次ＶＣＫ Ｂ蒸着法等
でＣｒ′４Ｉ−の金属を堆積する。この喚ホトリソグラ
フィー等により、第２ゲート電極線１！ｌ ｔ−、■Ｔ
Ｏによる第１ゲート電極線１Ｉｌｌ上にオーバー・ラッ
プして形成する。
ｕｍ Ｔｉｎ ０Ｘｉｄｅ）等の透明導電膜を、ＢＢＸ
着法等で堆積する。この後、ホトリソグラフィー等の方
法で画素電極１６）とライン状の′＠ｌゲート電極線ｔ
ｌｌ）’ｌｉ’同時に形成する。次ＶＣＫ Ｂ蒸着法等
でＣｒ′４Ｉ−の金属を堆積する。この喚ホトリソグラ
フィー等により、第２ゲート電極線１！ｌ ｔ−、■Ｔ
Ｏによる第１ゲート電極線１Ｉｌｌ上にオーバー・ラッ
プして形成する。
次に、ゲート絶縁膜（６１となるＳｉ、 Ｎ、１”たｆ
ｌ ５ｉ１１等、及び半導体層（７１となる水紫化アモ
ルファス惨シリコン（ａ−８１：Ｈ）等を連続してＯＶ
Ｄ法等により堆積する。次いで順次、半導体層（））を
アイランド状に形成し、ゲート絶縁膜ｔｅｌに画素電極
＋５１とドレイン電極（４）ｔ−接続するためのコンタ
クト部＋１０１の形成を行う。次ＫＡＩ等の金属を堆積
し、ソース電極となるソース電極１ｉ ｆｉ＋とドレイ
ン電極１４１ヲ形成する。次にパッシベーション暎（８
）としてｓｉ、Ｎ４’！たはＳｉｎ、等を堆積する。
ｌ ５ｉ１１等、及び半導体層（７１となる水紫化アモ
ルファス惨シリコン（ａ−８１：Ｈ）等を連続してＯＶ
Ｄ法等により堆積する。次いで順次、半導体層（））を
アイランド状に形成し、ゲート絶縁膜ｔｅｌに画素電極
＋５１とドレイン電極（４）ｔ−接続するためのコンタ
クト部＋１０１の形成を行う。次ＫＡＩ等の金属を堆積
し、ソース電極となるソース電極１ｉ ｆｉ＋とドレイ
ン電極１４１ヲ形成する。次にパッシベーション暎（８
）としてｓｉ、Ｎ４’！たはＳｉｎ、等を堆積する。
拾
この後、−会して画素電＆（６）上部のゲート絶縁膜１
６１及びパッシベーション模（８）ｆｔ取す除く。
６１及びパッシベーション模（８）ｆｔ取す除く。
次に、Ａ／等を堆積し、遮光模（９）を形成する。
このようにして形成されたＴＦＴプレイ基板と、透明導
電電極及びカラーフィルタ等を有する対向１ｔ＆基板と
の間に、液晶等の表示材料が挾持され、液晶表示装置が
製造される。
電電極及びカラーフィルタ等を有する対向１ｔ＆基板と
の間に、液晶等の表示材料が挾持され、液晶表示装置が
製造される。
上記実施例で製造された液晶表示装置は、ゲート電極線
＋！ｌ 、 １１１１が２層で構成されており、しか
もパターニングが別々になっているため、どちらかの配
線に、クランクあるいはゴミ等によるパターニング不要
等が発生してももう一方の層で接続されているため、断
線欠陥とならない。
＋！ｌ 、 １１１１が２層で構成されており、しか
もパターニングが別々になっているため、どちらかの配
線に、クランクあるいはゴミ等によるパターニング不要
等が発生してももう一方の層で接続されているため、断
線欠陥とならない。
また同一場所でのパターン欠陥の起こる確率は非常に低
め。ゲート電極＄ ＩＩＩ 、 （１１１は２層構成と
なり膜厚は上昇するが、この２層はオーバーラツプした
形状であり、断差は従来と変らないため、ソース電極線
（３）のカバレッジ不良は発生せず、低抵抗化も期待で
きる。
め。ゲート電極＄ ＩＩＩ 、 （１１１は２層構成と
なり膜厚は上昇するが、この２層はオーバーラツプした
形状であり、断差は従来と変らないため、ソース電極線
（３）のカバレッジ不良は発生せず、低抵抗化も期待で
きる。
しかも２層のゲート電極線ｆ２１ 、１１１１のうちの
１層は画素電極＋５１の形成と同時に形成されるため工
程数框従来と全く変ら、ない。従ってこの発明による製
造方法を用いて大面積で高解像度の液晶表示装置を形成
すれば、極めて表示欠陥の少ない液晶表示装置が歩留り
良く得られる。
１層は画素電極＋５１の形成と同時に形成されるため工
程数框従来と全く変ら、ない。従ってこの発明による製
造方法を用いて大面積で高解像度の液晶表示装置を形成
すれば、極めて表示欠陥の少ない液晶表示装置が歩留り
良く得られる。
なお、上記実施例では、ゲート電極線（２） 、１１１
１を構成する２層は、表示電極材料による第１ゲート電
極線（１１）の上に第３ゲート電極線（！）となる導電
１＠を積層しているが、導電層（２１の上に表示１＆材
料による層（１１）を積層して構成しても、上記実施例
と同様の効果ｔ−奏する。
１を構成する２層は、表示電極材料による第１ゲート電
極線（１１）の上に第３ゲート電極線（！）となる導電
１＠を積層しているが、導電層（２１の上に表示１＆材
料による層（１１）を積層して構成しても、上記実施例
と同様の効果ｔ−奏する。
また、ゲート電極線を構成する２層のうちの１層である
表示電極材料としては、酸化インジクムスズ（工ｎｄｉ
ｕｍ Ｔｉｎ Ｏ］Ｃ１ｄｅ ）に限るものではなく、
例えば酸化スズｒＴｉｎ ０Ｘ１４ｅ ）などでもよい
Ｏ また、ゲート電極線を構成する２層のうちの１層である
導電層の材料としては、Ｃｒに限るものではなく、例え
ばＴ１又はＴａ又はＣｒ−Ｎｉなどのうちのいずれか１
つでも構成できる。
表示電極材料としては、酸化インジクムスズ（工ｎｄｉ
ｕｍ Ｔｉｎ Ｏ］Ｃ１ｄｅ ）に限るものではなく、
例えば酸化スズｒＴｉｎ ０Ｘ１４ｅ ）などでもよい
Ｏ また、ゲート電極線を構成する２層のうちの１層である
導電層の材料としては、Ｃｒに限るものではなく、例え
ばＴ１又はＴａ又はＣｒ−Ｎｉなどのうちのいずれか１
つでも構成できる。
また、ゲート電極線１に２層に積層したが、２層を並列
させた構成でも上記実施例と同様の効果を奏する。
させた構成でも上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、透明絶縁基板上に並設
された複数のゲート電極線、このゲート電極線に交差す
る複数のソース電極線、及び上記電極線の交差部に設け
られた非線型特性ｔ−有する能動素子と表示電極ｔ−材
するＴＦ’Ｔアレイ基板、このＴＦＴアレイ基板に対向
しかつ表面に透明導電膜を有する対向電極基板、並びに
この対向電極基板とＴＦＴアレイ基板の間に挾持される
液晶表示材料を備えたものにお６て、ゲート電極ｉｔ−
ｇ層で構成し、そのうちの１層は表示電極材料と同時く
形成した表示電極材料よりなることを特徴とすることに
より、ゲート電極線の断線欠陥を低減できる液晶表示装
置を工程数を増すことなく製造できる液晶表示装置の製
造方法ｒ得ることができる効果がある。
された複数のゲート電極線、このゲート電極線に交差す
る複数のソース電極線、及び上記電極線の交差部に設け
られた非線型特性ｔ−有する能動素子と表示電極ｔ−材
するＴＦ’Ｔアレイ基板、このＴＦＴアレイ基板に対向
しかつ表面に透明導電膜を有する対向電極基板、並びに
この対向電極基板とＴＦＴアレイ基板の間に挾持される
液晶表示材料を備えたものにお６て、ゲート電極ｉｔ−
ｇ層で構成し、そのうちの１層は表示電極材料と同時く
形成した表示電極材料よりなることを特徴とすることに
より、ゲート電極線の断線欠陥を低減できる液晶表示装
置を工程数を増すことなく製造できる液晶表示装置の製
造方法ｒ得ることができる効果がある。
第１図はこの発明の一実施ＦｐＪＫよる液晶表示装置の
製造方法によって製造された液晶表示装置のＴＦＴアレ
イ基板の要部を示す平面図、第２図、及び第３図はそれ
ぞれ第１図のａ−ｍ線断面図、及びｍ−ｍ線断面図、第
４図は従来の液Ｉｌ＆表示装置の製造方法によって製造
された液晶表示装置のＴＦＴアレイ基板の要部を示す平
面図１．！５図、及び第８図はそれぞれ第４図のマーマ
線断閤図、及びζ−Ｗ線断面図である。 ＩＩは６明絶縁基板、＋２１はゲート電極線、 １３＋
はソース電極線、＋４１＃：ｔドレイン電極、１６Ｉは
表示電極、１８１はゲート絶縁膜、（））に半導体層、
ｌ１１１に表示電極と同時形成したゲート電極線である
。（ゲート電極碩（２１ので部、ソース電極＠Ｉ１１の
一部、ドレイン電極（４］、ゲート絶縁膜１６１．半導
体層１７）で屯妨素子ｔ−晴成〒る。） なお１図中、同一符号は同一、父は…当部外を示す。
製造方法によって製造された液晶表示装置のＴＦＴアレ
イ基板の要部を示す平面図、第２図、及び第３図はそれ
ぞれ第１図のａ−ｍ線断面図、及びｍ−ｍ線断面図、第
４図は従来の液Ｉｌ＆表示装置の製造方法によって製造
された液晶表示装置のＴＦＴアレイ基板の要部を示す平
面図１．！５図、及び第８図はそれぞれ第４図のマーマ
線断閤図、及びζ−Ｗ線断面図である。 ＩＩは６明絶縁基板、＋２１はゲート電極線、 １３＋
はソース電極線、＋４１＃：ｔドレイン電極、１６Ｉは
表示電極、１８１はゲート絶縁膜、（））に半導体層、
ｌ１１１に表示電極と同時形成したゲート電極線である
。（ゲート電極碩（２１ので部、ソース電極＠Ｉ１１の
一部、ドレイン電極（４］、ゲート絶縁膜１６１．半導
体層１７）で屯妨素子ｔ−晴成〒る。） なお１図中、同一符号は同一、父は…当部外を示す。
Claims (3)
- （１）透明絶縁基板上に並設された複数のゲート電極線
、このゲート電極線に交差する複数のソース電極線、及
び上記電極線の交差部に設けられた非線型特性を有する
能動素子と表示電極を有するＴＦＴアレイ基板、このＴ
ＦＴアレイ基板に対向しかつ表面に透明導電膜を有する
対向電極基板、並びにこの対向電極基板と上記ＴＦＴア
レイ基板の間に挾持される液晶表示材料を備えたものに
おいて、上記ゲート電極線を２層で構成し、そのうちの
１層は上記表示電極形成と同時に形成した表示電極材料
よりなることを特徴とする液晶表示装置の製造方法。 - （２）ゲート電極線は、表示電極材料よりなる層とこれ
に積層した導電層の２層で構成することを特徴とする特
許請求の範囲第１項記載の液晶表示装置の製造方法。 - （３）ゲート電極線は、導電層とこれに積層した表示電
極材料よりなる層の２層で構成することを特徴とする特
許請求の範囲第１項記載の液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037259A JPS63202720A (ja) | 1987-02-19 | 1987-02-19 | 液晶表示装置の製造方法 |
| US07/987,591 US5270845A (en) | 1987-02-19 | 1989-12-18 | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62037259A JPS63202720A (ja) | 1987-02-19 | 1987-02-19 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202720A true JPS63202720A (ja) | 1988-08-22 |
Family
ID=12492659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62037259A Pending JPS63202720A (ja) | 1987-02-19 | 1987-02-19 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202720A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03118520A (ja) * | 1989-09-29 | 1991-05-21 | Sharp Corp | 薄膜トランジスタアレイ |
| US5103330A (en) * | 1988-02-16 | 1992-04-07 | Sharp Kabushiki Kaisha | Matrix-type liquid-crystal display panel having redundant conductor structures |
| JP2010098280A (ja) * | 2008-02-22 | 2010-04-30 | Toppan Printing Co Ltd | 透明薄膜トランジスタ及び画像表示装置 |
-
1987
- 1987-02-19 JP JP62037259A patent/JPS63202720A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103330A (en) * | 1988-02-16 | 1992-04-07 | Sharp Kabushiki Kaisha | Matrix-type liquid-crystal display panel having redundant conductor structures |
| JPH03118520A (ja) * | 1989-09-29 | 1991-05-21 | Sharp Corp | 薄膜トランジスタアレイ |
| JP2010098280A (ja) * | 2008-02-22 | 2010-04-30 | Toppan Printing Co Ltd | 透明薄膜トランジスタ及び画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6128051A (en) | Method for forming and apparatus including a liquid crystal display having shorting bar connector | |
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| US4816885A (en) | Thin-film transistor matrix for liquid crystal display | |
| JP2740813B2 (ja) | 非晶質シリコン薄膜トランジシタアレイ基板 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH01191829A (ja) | 液晶表示装置 | |
| JPH08234239A (ja) | 表示装置 | |
| US6842199B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| US6580474B1 (en) | Liquid crystal display device and method for fabricating the same | |
| US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
| JP2661163B2 (ja) | Ｔｆｔパネル | |
| JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
| JPS63202720A (ja) | 液晶表示装置の製造方法 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR20020050021A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| JPH03105325A (ja) | アクティブマトリクス表示装置 | |
| KR100318540B1 (ko) | 액정표시장치및그제조방법 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| JP2527175B2 (ja) | 表示装置 | |
| JPS6139579A (ja) | 薄膜トランジスタマトリックスアレイの製造方法 |