JPS63223836A - 診断制御方式 - Google Patents
診断制御方式Info
- Publication number
- JPS63223836A JPS63223836A JP62057677A JP5767787A JPS63223836A JP S63223836 A JPS63223836 A JP S63223836A JP 62057677 A JP62057677 A JP 62057677A JP 5767787 A JP5767787 A JP 5767787A JP S63223836 A JPS63223836 A JP S63223836A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- memory
- diagnosis
- diagnostic
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 title claims abstract description 19
- 230000001360 synchronised effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000004092 self-diagnosis Methods 0.000 abstract description 2
- 230000000737 periodic effect Effects 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、二重化されたプロセッサ系の診断制御方式に
関する。
関する。
本発明は二重化されたプロセッサ系の診断制御方式にお
いて、 メモリ同期形態のままホットスタンバイ状態にあるユニ
ット群の定期診断を行うことにより、診断実行時のプロ
セッサ系の信頼性を高めるようにしたものである。
いて、 メモリ同期形態のままホットスタンバイ状態にあるユニ
ット群の定期診断を行うことにより、診断実行時のプロ
セッサ系の信頼性を高めるようにしたものである。
プロセッサ系の信頼性を高めるためにプロセッサ系を二
重化する方法が最も一般的である。この二重化されたプ
ロセッサ系の運転形態としては種々のものがあるが、そ
の一つに一方のプロセッサが走行時に両系のメモリに対
してアクセスするメモリ同期運転形態がある。これはメ
モリ障害時の系切替を高速に行うために有効となるもの
である。
重化する方法が最も一般的である。この二重化されたプ
ロセッサ系の運転形態としては種々のものがあるが、そ
の一つに一方のプロセッサが走行時に両系のメモリに対
してアクセスするメモリ同期運転形態がある。これはメ
モリ障害時の系切替を高速に行うために有効となるもの
である。
従来二重化されたプロセッサ系の診断制御方式は、停止
している側のプロセッサおよび各種制御ユニットを診断
する場合には一旦メモリ同期を外した形態で行っていた
。
している側のプロセッサおよび各種制御ユニットを診断
する場合には一旦メモリ同期を外した形態で行っていた
。
しかし、このような従来の診断制御方式では、上述の運
転形態で、停止している側のプロセッサおよび各種制御
ユニットを診断する場合には、一旦メモリ同期を外した
分離運転形態とせざるを得ない。このためにホットスタ
ンバイ状態にあるユニット群の定期診断時のプロセッサ
系の信頼性が悪くなる欠点があった。
転形態で、停止している側のプロセッサおよび各種制御
ユニットを診断する場合には、一旦メモリ同期を外した
分離運転形態とせざるを得ない。このためにホットスタ
ンバイ状態にあるユニット群の定期診断時のプロセッサ
系の信頼性が悪くなる欠点があった。
本発明は上記の欠点を解決するもので、ホットスタンバ
イ状態にあるユニット群の定期診断時のプロセッサ系の
信頼性の高い診断制御方式を提供することを目的とする
。
イ状態にあるユニット群の定期診断時のプロセッサ系の
信頼性の高い診断制御方式を提供することを目的とする
。
本発明は、二重化されたプロセッサ系を備え、この二重
化されたプロセッサ系はそれぞれ、プロセッサと、この
プロセッサからアクセスされるメインメモリと、メモリ
同期運転時に上記プロセッサから他系のメインメモリに
アクセスする制御を行い他系から自系のメインメモリに
対するアクセスの制御を行う他系メモリアクセス制御ユ
ニットと、メモリ同期運転時に他系に診断起動コマンド
を送出し、他系から診断起動コマンドを受信した場合に
自系の装置を診断するサービス・プロセッサとを含む診
断制御方式において、上記サービス・プロセッサは、上
記診断起動コマンドを受信した場合に他方の系と同期運
転中の上記メインメモリおよび上記他系メモリアクセス
制御ユニットを除いて診断を行う手段を含むことを特徴
とする。
化されたプロセッサ系はそれぞれ、プロセッサと、この
プロセッサからアクセスされるメインメモリと、メモリ
同期運転時に上記プロセッサから他系のメインメモリに
アクセスする制御を行い他系から自系のメインメモリに
対するアクセスの制御を行う他系メモリアクセス制御ユ
ニットと、メモリ同期運転時に他系に診断起動コマンド
を送出し、他系から診断起動コマンドを受信した場合に
自系の装置を診断するサービス・プロセッサとを含む診
断制御方式において、上記サービス・プロセッサは、上
記診断起動コマンドを受信した場合に他方の系と同期運
転中の上記メインメモリおよび上記他系メモリアクセス
制御ユニットを除いて診断を行う手段を含むことを特徴
とする。
他系のサービス・プロセッサから診断起動コマンドをサ
ービス・プロセッサが受信した場合に、メインメモリお
よび他系メモリアクセス制御ユニットを除いて診断を行
う。障害が検出された場合には分離運転に移行すること
ができる。
ービス・プロセッサが受信した場合に、メインメモリお
よび他系メモリアクセス制御ユニットを除いて診断を行
う。障害が検出された場合には分離運転に移行すること
ができる。
これにより診断実行時にプロセッサ系を停止させないで
よいから信頼性の高い運転を行うことができる。
よいから信頼性の高い運転を行うことができる。
本発明の実施例について図面を参照して説明する。
第１図は本発明一実施例診断制御装置のブロック構成図
である。第１図において、診断制御装置は、高速プロセ
ッサバス１５に接続されたプロセッサ１１と、プロセッ
サ１１から高速プロセッサバス１５を介してアクセスさ
れるメインメモ１月０と、高速プロセッサバス１５に接
続された他系メモリアクセス制御ユニット１８と、低速
プロセッサバス１６に接続された入出カプロセッサであ
る制御ユニット１２．１３と、高速プロセッサバス１５
と低速プロセッサバス１６とを結合するバス制御ユニッ
１−１７と、低速プロセッサバス１６に接続され、診断
専用線１９を介してメインメモ１月Ｏ、プロセッサ１１
、制御ユニット１２．１３、バス制御ユニット１７およ
び他系メモリアクセス制御ユニット１８を診断するサー
ビス・プロセッサ１４とを備える。
である。第１図において、診断制御装置は、高速プロセ
ッサバス１５に接続されたプロセッサ１１と、プロセッ
サ１１から高速プロセッサバス１５を介してアクセスさ
れるメインメモ１月０と、高速プロセッサバス１５に接
続された他系メモリアクセス制御ユニット１８と、低速
プロセッサバス１６に接続された入出カプロセッサであ
る制御ユニット１２．１３と、高速プロセッサバス１５
と低速プロセッサバス１６とを結合するバス制御ユニッ
１−１７と、低速プロセッサバス１６に接続され、診断
専用線１９を介してメインメモ１月Ｏ、プロセッサ１１
、制御ユニット１２．１３、バス制御ユニット１７およ
び他系メモリアクセス制御ユニット１８を診断するサー
ビス・プロセッサ１４とを備える。
また、診断制御装置は、上記装置と対称に構成され二重
化装置を形成するメインメモリ２ｏ、プロセッサ２１
、制御ユニット２２．２３、サービス・プロセッサ２４
、高速プロセッサバス１５、低速プロセッサバス２６、
バス制御ユニット２７と、他系メモリアクセス制御ユニ
ット２８と、診断専用線２９とを備える。他系メモリア
クセス制御ユニット１８と他系メモリアクセス制御ユニ
ット２８とは接続され、互いに他系のメインメモリ１０
．２０にアクセスすることが可能である。またサービス
・プロセッサ１４とサービス・プロセッサ２４とは接続
され、互いに他系の装置の診断が可能である。
化装置を形成するメインメモリ２ｏ、プロセッサ２１
、制御ユニット２２．２３、サービス・プロセッサ２４
、高速プロセッサバス１５、低速プロセッサバス２６、
バス制御ユニット２７と、他系メモリアクセス制御ユニ
ット２８と、診断専用線２９とを備える。他系メモリア
クセス制御ユニット１８と他系メモリアクセス制御ユニ
ット２８とは接続され、互いに他系のメインメモリ１０
．２０にアクセスすることが可能である。またサービス
・プロセッサ１４とサービス・プロセッサ２４とは接続
され、互いに他系の装置の診断が可能である。
このような構成の診断制御装置の動作について説明する
。第２図は本発明の診断制御装置の診断手順を示すフロ
ーチャートである。メモリ同期運転にて走行している系
においては、所定時間になると停止系のサービス・プロ
セッサ２４に対し定期診断起動コマンドを発する（■）
。これはオンラインソフトウェアにより成される。この
コマンドを受けたサービス・プロセッサ２４はまず自己
診断を行い（■）、障害がなければ（■）、バス制御ユ
ニット２７の一部、プロセッサ２１および各種制御ユニ
ット２２．２３に対する診断を行う（■）。この診断に
際しては低速プロセッサバス２６および診断専用線２９
が使用される。またメインメモリ２０および他系メモリ
アクセス制御ユニット２８は診断による影響を受けずメ
モリ同期運転を′ｍ続する。
。第２図は本発明の診断制御装置の診断手順を示すフロ
ーチャートである。メモリ同期運転にて走行している系
においては、所定時間になると停止系のサービス・プロ
セッサ２４に対し定期診断起動コマンドを発する（■）
。これはオンラインソフトウェアにより成される。この
コマンドを受けたサービス・プロセッサ２４はまず自己
診断を行い（■）、障害がなければ（■）、バス制御ユ
ニット２７の一部、プロセッサ２１および各種制御ユニ
ット２２．２３に対する診断を行う（■）。この診断に
際しては低速プロセッサバス２６および診断専用線２９
が使用される。またメインメモリ２０および他系メモリ
アクセス制御ユニット２８は診断による影響を受けずメ
モリ同期運転を′ｍ続する。
上記診断の結果およびサービス・プロセッサ２４に障害
がある場合に（■）、走行系プロセッサに報告され（■
）、障害が検出されなければ（■）、定期診断処理は終
了する。障害が検出された場合には（■）、メモリ同期
運転を中止し、分離運転に移行する（■）。その後他系
全ユニットに対する正規の診断を実行する。
がある場合に（■）、走行系プロセッサに報告され（■
）、障害が検出されなければ（■）、定期診断処理は終
了する。障害が検出された場合には（■）、メモリ同期
運転を中止し、分離運転に移行する（■）。その後他系
全ユニットに対する正規の診断を実行する。
本発明は、以上説明したように、メモリ同期を外すこと
なくホットスタンバイ状態にあるユニット群の定期診断
を行い、障害が検出された場合にのみ分離運転に移行す
ることにより、診断実行時のプロセッサ系の信頬性を向
上できる優れた効果がある。
なくホットスタンバイ状態にあるユニット群の定期診断
を行い、障害が検出された場合にのみ分離運転に移行す
ることにより、診断実行時のプロセッサ系の信頬性を向
上できる優れた効果がある。
第１図は本発明一実施例診断制御装置のブロック構成図
。 第２図は本発明の診断制御装置の定期診断手順を示すフ
ローチャート。 １０．２０・・・メインメモリ、１１．２１・・・プロ
セッサ、１２．１３．２２．２３・・・制御ユニット、
１４．２４・・・サービス・プロセッサ、１５．２５・
・・高速プロセッサバス、１６．２６・・・低速プロセ
ッサバス、１７．２７・・・バス制御ユニット、１８．
２８・・・他系メモリアクセス制御ユニット、１９．２
９・・・診断専用線。
。 第２図は本発明の診断制御装置の定期診断手順を示すフ
ローチャート。 １０．２０・・・メインメモリ、１１．２１・・・プロ
セッサ、１２．１３．２２．２３・・・制御ユニット、
１４．２４・・・サービス・プロセッサ、１５．２５・
・・高速プロセッサバス、１６．２６・・・低速プロセ
ッサバス、１７．２７・・・バス制御ユニット、１８．
２８・・・他系メモリアクセス制御ユニット、１９．２
９・・・診断専用線。
Claims (1)
- （１）二重化されたプロセッサ系を備え、 この二重化されたプロセッサ系はそれぞれ、プロセッサ
と、 このプロセッサからアクセスされるメインメモリと、 メモリ同期運転時に上記プロセッサから他系のメインメ
モリにアクセスする制御を行い他系から自系のメインメ
モリに対するアクセスの制御を行う他系メモリアクセス
制御ユニットと、 メモリ同期運転時に他系に診断起動コマンドを送出し、
他系から診断起動コマンドを受信した場合に自系の装置
を診断するサービス・プロセッサと を含む診断制御方式において、 上記サービス・プロセッサは、上記診断起動コマンドを
受信した場合に他方の系と同期運転中の上記メインメモ
リおよび上記他系メモリアクセス制御ユニットを除いて
診断を行う手段を含むことを特徴とする診断制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62057677A JPS63223836A (ja) | 1987-03-11 | 1987-03-11 | 診断制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62057677A JPS63223836A (ja) | 1987-03-11 | 1987-03-11 | 診断制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63223836A true JPS63223836A (ja) | 1988-09-19 |
Family
ID=13062554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62057677A Pending JPS63223836A (ja) | 1987-03-11 | 1987-03-11 | 診断制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63223836A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3937872A1 (de) * | 1988-11-14 | 1990-06-07 | Asahi Optical Co Ltd | Selbstdiagnoseeinrichtung fuer einen drucker |
| JPH07319838A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | プログラム読出方式 |
| JP2000029966A (ja) * | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | 電子現金用金庫および電子マネーシステム |
-
1987
- 1987-03-11 JP JP62057677A patent/JPS63223836A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3937872A1 (de) * | 1988-11-14 | 1990-06-07 | Asahi Optical Co Ltd | Selbstdiagnoseeinrichtung fuer einen drucker |
| JPH07319838A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | プログラム読出方式 |
| JP2000029966A (ja) * | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | 電子現金用金庫および電子マネーシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63223836A (ja) | 診断制御方式 | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JP2774675B2 (ja) | バスコントローラ | |
| JP2730356B2 (ja) | 待機冗長システム | |
| JPS5843775B2 (ja) | プロセツサバツクアツプシステム | |
| JPS62248059A (ja) | ２重化されたプロセツサ・システム | |
| JPS62187901A (ja) | ２重化コントロ−ラの制御方法 | |
| JPS6213700B2 (ja) | ||
| JP2879480B2 (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JPS63304333A (ja) | 情報処理装置 | |
| JPS62214465A (ja) | ２重化コントロ−ラの制御方法 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| JPS62194547A (ja) | 緊急動作装置 | |
| JPH0527146B2 (ja) | ||
| JP3012402B2 (ja) | 情報処理システム | |
| JPH08241286A (ja) | マルチ情報処理システムのクロック同期化システム | |
| JPH03154901A (ja) | ２重化制御装置 | |
| JPH0375857A (ja) | マルチプロセッサシステム | |
| JPH05233576A (ja) | 二重システム | |
| JP2000347885A (ja) | 二重化プロセス制御コントローラ | |
| JPH0594325A (ja) | 監視制御装置 | |
| JPH0346855B2 (ja) | ||
| JPH0689272A (ja) | マルチプロセッサ制御方式 | |
| JPH04138750A (ja) | 通信制御装置診断方式 |