JPS6323443A - プロトコルコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明はプロトコルコンバータに関し、特に、それぞ
れが中央処理装置を含む電子式キャッシュレジスタ（以
下、ＥＣＲと称する）のような端末装置と、コンピュー
タとの間に接続され、各端末装置とコンピュータとの間
でのデータの受け渡しを変換するようなプロトコルコン
バータに関する。

［従来の技術］ デパートやスーパーマーケットなどにおいては、多数の
ＥＣＲが配置されており、各ＥＣＲで登録されたデータ
を集中的に管理するために、パックルームコンピュータ
が設けられている。各ＥＣＲには、それぞれＣＰＵが内
蔵されており、このＣＰＵのプログラム処理により、顧
客の買上げた商品に関するデータの登録処理が行なわれ
る。また、登録されたデータはＣＰＵの制御により、パ
ックルームコンピュータに伝送される。ところが、各Ｅ
ＣＲのＣＰＵとパックルームコンピュータにおけるデー
タの処理手順（プロトコル）が異なるため、各ＥＣＲと
パックルームコンピュータとの間には、プロトコルコン
バータが設置される。従来のプロトコルコンバータは、
各ＥＣＲから順次伝送されてくるデータをパックルーム
コンピュータに伝送し、パックルームコンピュータから
のデータを指定されたＥＣＲに伝送する。

［発明が解決しようとする問題点］ ところで、各ＥＣＲからパックルームコンピュータまた
はパックルームコンピュータからいずれかのＥＣＲに伝
送されるデータには、緊急を要する急行データと、それ
以外の普通のデータとがある。従来のプロトコルコンバ
ータは、各ＥＣＲまたはパックルームコンピュータから
伝送されてくるデータが急行データであっても、普通の
データであっても、伝送されてくる順にパックルームコ
ンピュータまたは指定されたＥＣＲに伝送するだけであ
って、急行データを迅速に処理できないという問題点が
あった。

それゆえに、こ、の発明の主たる目的は、緊急度の違い
にによって重みをつけ、緊急度の高いデータをそれ以外
の普通のデータよりも優先的に伝送できるようにしたプ
ロトコルコンバータを提供することである。

［問題点を解決するための手段］ この発明はそれぞれが中央処理装置を含む端末装置と、
コンピュータとの間に接続され、各端末装置とコンピュ
ータとの間でのデータの受け渡しを変換するようなプロ
トコルコンバータであって、いずれかの端末装置または
コンピュータから伝送されてきたデータを記憶するため
の第１の記憶手段と、いずれかの端末装置またはコンピ
ュータから伝送されてきた緊急のデータを記憶するため
の第２の記憶手段と、第２の記憶手段に緊急のデータが
記憶されたことに応じて、その緊急のデータをコンピュ
ータまたはいずれかの端末装置に伝送し、緊急のデータ
が記憶されていないとき、第１の記憶手段に記憶されて
いるデータをコンピュータまたはいずれかの端末装置に
伝送するように制御する制御手段とから構成される。

［作用］ この発明のプロトコルコンバータは、緊急のデータが記
憶されているとき、他のデータよりも優先的にコンピュ
ータまたはいずれかの端末装置に伝送するようにしたの
で、緊急のデータを迅速に処理することができる。

［発明の実施例〕 第２図はこの発明の一実施例を用いたＥＣＲの処理装置
の全体の構成を示すブロック図である。

まず、第２図を参照して、ＥＣＲ処理装置の構成につい
て説明する。データライン２には、マスタＥＣＲＩＯと
複数台のスレーブＥＣＲ１１・・・１ｎが接続される。

マスタＥＣＲＩ　Ｏは各スレーブＥＣＲＩＩ・・・１ｎ
を管理するものであって、このマスタＥＣＲＩＯはたと
えば公衆電話回線を介してホストコンピュータ９に接続
される。マスクＥＣＲＩＯおよびスレーブＥＣＲＩＩ・
・・１ｎはそれぞれクレジットカードによる取引処理を
するための機能が設けられていて、顧客がクレジットカ
ードによる取引処理を希望したとき、クレジットカード
のデータを読取り、マスタＥＣＲＩＯを介してクレジッ
ト会社のホストコンピュータ９に伝送し、クレジットカ
ードの照合を行なう。

さらに、データライン２にはフロッピーディスク装置４
とバックアップメモリ５とメインメモリ６とキッチンプ
リンタ７とプロトコルコンバータ３が接続される。フロ
ッピーディスク装置４．バックアップメモリ５およびメ
インメモリ６は各種データを記憶するものであり、キッ
チンプリンタ７は、たとえばデパート内のレストランの
厨房に設置され、顧客が注文したメニューを直ちに打出
すものである。プロトコルコンバータ３には、パックル
ームコンピュータ（ＢＲＣ）８が接続される。

第３図はこの発明の一実施例の概略ブロック図であり、
第４図は第３図に示したＲＡＭに記憶されるデータを示
す図である。

次に、第３図および第４図を参照して、プロトコルコン
バータ３の構成について説明する。プロトコルコンバー
タ３はＣＰＵ３１とデータラインインターフェイス３２
と表示器３３とＲＯ〜１３４とＲＡＭ３５と伝送インタ
ーフェイス３６とを含む。データラインインターフェイ
ス３２はデータライン２に接続され、マスタＥＣＲＩＯ
およびスレーブＥＣＲＩＩ・・・１ｎとＣＰＵ３１との
間でのデータの受け渡しを行なう。

表示器３３はマスタＥＣＲＩＯおよびスレーブＥＣＲＩ
Ｉ・・・１ｎのいずれかとパックルームコンピュータ８
との間で伝送されるデータを表示するものである。ＲＯ
Ｍ３４は後述の第１図に示すようなフロー図に基づ（プ
ログラムを予め記憶している。伝送インターフェイス３
６はＣＰＵ３１とパックルームコンピュータ８との間で
データのやりとりを行なうものである。ＲＡＭ３５は第
４図に示すようなデータを記憶する。

すなわち、ＲＡＭ３５はエリア１０１ないし１２０を含
む。エリア１０１はデータライン向は急行バッファにデ
ータが記憶されたことを示すフラグ（ＴＥＸＢＵＦＵＬ
）を記憶する。エリア１０２はデータライン向けＦＩＦ
Ｏバッファに記憶されたデータの数（ＴＦ　Ｉ　ＦＯＣ
ＮＴ）を記憶する。

エリア１０３はデータライン向けＦＩＦＯバッファ書込
ポインタ（ＴＩ　０ＷＰＮＴＲ）として用いられる。エ
リア１０４はデータライン向けＦＩＦＯバッファ続出ポ
インタ（Ｔ　Ｉ　０ＲＰＮＴＲ）として用いられる。

エリア１０５はパックルームコンピュータ向は急行バッ
ファにデータがあることを示すフラグ（ＢＥＸＢＵＦＵ
Ｌ）を記憶する。エリア１０６はパックルームコンピュ
ータ向けＦＩＦ○データの数（ＢＦ　Ｉ　ＦＯＣＮＴ）
を３己憶する。エリア１０７はパックルームコンピュー
タ向けＦＩＦＯバッファ書込ポインタ（Ｂ　ｌ０ＷＰＮ
ＴＲ）として用いられる。エリア１０ｇはパックルーム
コンピュータ向けＦＩＦＯバッファ読出ポインタ（Ｂｌ
○ＲＰＮＴＲ）として用いられる。

エリア１０９はデータライン送信ＯＫフラグ（ＷＴＤＬ
ＴＲＦＬ）を記憶する。エリア１１０はデータライン受
信完フラグ（ＷＴＤＬＲＶＦＬ）を記憶する。エリア１
１１はパックルームコンピュータのデータ受信完フラグ
（ＢＲＣＲＣＶＯＫ）を記憶する。エリア１１２はパッ
クルームコンピュータのデータ送信ＯＫフラグ（ＢＲＣ
９ＮＤＯＫ）を記憶する。エリア１１３はデータライン
ステータスバッファ（ＴＳＴＳＢＬＩＦ）として用いら
れる。エリア１１４はデータライン向は急行バッファ（
ＴＥＸＢＵＦ）として用いられる。

エリア１１５はデータライン向けＦＩＦ○バッファ（Ｔ
ＮＲＭＢＵＦ）として用いられる。エリア１１６はパッ
クルームコンピュータ向は急行バッファ（ＢＥＸＢＵＦ
）として用いられる。エリア１１７はパックルームコン
ピュータ向けＦＩＦＯバッファ（ＢＮＲＭＢＵＦ）とし
て用いられる。

エリア１１８はパックルームコンピュータ向けのスコー
プデータのバッファ（ＢＳＣＰＢＵＦ）として用いられ
る。エリア１１９はバックルームコンビュータ受信バッ
ファ（ＢＲＣＲＣＶＢＦ）として用いられ、エリア１２
０はＢＲＣ送信バッファ（ＢＲＣ３ＮＤＢＦ）として用
いられる。

第１図はこの発明の一実施例の動作を説明するためのフ
ロー図であり、第５図はこの発明の一実施例のデータの
流れを示す図である。

次に、第１図ないし第５図を参照して、この発明の一実
施例の具体的な動作について説明する。

プロトコルコンバータ３のＣＰＵ３１はマスタＥＣＲＩ
ＯおよびスレーブＥＣＲＩＩ・・・１ｎのいずれかから
データライン２およびデータラインインターフェイス３
２を介してデータが伝送されてくると、そのデータをＲ
ＡＭ３５のエリア１１９の受信バッファ（ＢＲＣＲＣＶ
ＢＦ）に記憶するとともに、この受信バッファにデータ
が記憶されたことを示すデータライン受信完フラグ（Ｗ
ＴＤＬＲＶＦＬ）をエリア１１０に設定する。また、Ｃ
ＰＵ３１はパックルームコンピュータ８から伝送インタ
ーフェイス３６を介してデータが伝送されてくると、そ
のデータをエリア１１９の受信バッファ（ＢＲＣＲＣＶ
ＢＦ）に記憶するとともに、受信バッファにデータが記
憶されたことを示すパックルームコンピュータデータ受
信完フラグ（ＢＲＣＲＣＶＯＫ）をエリア１１１に設定
する。

ＣＰＵ３１は、まずエリア１１０にデータライン受信完
フラグ（ＷＴＤＬＲＶＦＬ）がセットされたか否かを判
別し、セットされていれば、エリア１１８のバッファに
記憶されたデータが急行の電文であるか否かを判別する
。急行の電文であれば、そのデータをエリア１１６のパ
ックルームコンピュータ向は急行バッファ（ＢＥＸＢＵ
Ｆ）に記憶させ、エリア１０５にパックルームコンピュ
ータ向は急行バッファデータ有りフラグ（ＢＥＸＢＵＦ
ＵＬ）をセットする。

しかし、エリア１１８のバッファに記憶されたデータが
急行電文でなければ、そのデータをエリア１１７のパッ
クルームコンピュータ向けＦＩＦＯバッファ（ＢＮＲＭ
ＢＵＦ）に記憶し、エリア１０６のパックルームコンピ
ュータ向けＦＩＦＯデータ数（ＢＦ　Ｉ　ＦＯＣＮＴ）
を＋１する。そして、エリア１１０のデータライン受信
完フラグ（ＷＴＤＬＲＶＦＬ）をリセットする。

次に、ＣＰＵ３１はエリア１１１にパックルームコンピ
ュータデータ受信完フラグ（ＢＲＣＲＣＶＯＫ）がセッ
トされたか否かを判別し、セットされていれば、エリア
１１９のパックルームコンピュータ受信バッファ（ＢＲ
ＣＲＣＶＢＦ）に記憶されたデータが急行電文であるか
否かを判別する。急行電文であれば、エリア１１９のパ
ックルームコンピュータ受信バッファのデータをエリア
１１４のデータライン向は急行バッファ（ＴＥＸＢＵＦ
）に記憶させ、エリア１０１にデータライン向は急行バ
ッファデータ有りフラグ（ＴＥＸＢＵＦＵＬ）をセット
する。

しかし、エリア１１９のパックルームコンピュータ受信
バッファ（ＢＲＣＲＣＵＢＦ）に記憶されたデータが急
行電文でなければ、そのデータをエリア１１５のデータ
ライン向けＦＩＦＯバッファ（ＴＮＲＭＢＵＦ）に記憶
するともに、エリア１０２のデータライン向けＦＩＦＯ
バッファデータ数（ＴＦ　Ｉ　ＦＯＣＮＴ）を＋１する
。そして、エリア１１１のパックルームコンピュータデ
ータ受信完フラグ（ＢＲＣＲＣＶＯＫ）をリセットする
。

次に、ＣＰＵ３１はエリア１０９にデータ送信ＯＫフラ
グ（ＷＴＤＬＴＲＦＬ）がセットされたか否かを判別す
る。セットされていれば、エリア１０１にデータライン
向は急行バッファデータ有りフラグ（Ｔ　Ｅ　Ｘ　Ｂ　
Ｕ　Ｆ　Ｕ　Ｌ）がセットされたか否かを判別し、セッ
トされていれば、エリア１１４のデータライン向は急行
バッファ（ＴＥＸＢＵＦ）に記憶した急行のデータをエ
リア１１３のデータラインステータスバッファ（ＴＳＴ
ＳＢＵＦ）に記憶するとともに、エリア１０１にセット
されたデータライン向は急行バッファデータ宵りフラグ
（ＴＥＸＢＵＦＵＬ）をリセットする。

しかし、エリア１０１のデータライン向は急行バッファ
データ有りフラグ（ＴＥＸＢＵＦＵＬ）がセットされて
いなければ、エリア１０２に記憶されたデータライン向
けＦＩＦＯバッファのデータ数（ＴＦ　Ｉ　ＦＯＣＮＴ
）が零であるか否かを判別する。零でなければ、エリア
１１５のデータライン向けＦＩＦＯバッファ（ＴＮＲＭ
ＢＵＦ）に記憶されたデータをエリア１１３のデータラ
インステータスバッファ（ＴＳＴＳＢＵＦ）に記憶させ
、エリア１０２のデータライン向けＦＩＦＯバッファデ
ータ数（ＴＦ　Ｉ　ＦＯＣＮＴ）を−１し、エリア１０
９のデータライン送信ＯＫフラグ（ＷＴＤＬＴＲＦＬ）
をセットする。

さらに、ＣＰＵ３１はエリア１１２のパックルームコン
ピュータデータ送信ＯＫフラグ（ＢＲＣＳＮＤＯＫ）が
セットされているか否かを判別する。セットされていな
ければ、エリア１０５のバックル′−ムコンピユータ向
は急行バッファデータ有りフラグ（ＢＥＸＢＵＦＵＬ）
がセットされているか否かを判別する。セットされてい
れば、工１．１７１１６のパックルームコンピュータ向
は急行バッファ（ＢＥＸＢＵＦ）に記憶されている急行
電文をエリア１２０のパックルームコンピュータ送信バ
ッファ（ＢＲＣＳＮＤＢＦ）に伝送するとともに、エリ
ア１０５のパックルームコンピュータ向は急行バッファ
データ有りフラグ（ＢＥＸＢＵＦＵＬ）をリセットする
。

しかし、パックルームコンピュータ向は急行バッファデ
ータ有りフラグ（ＢＥＸＢＵＦＵＬ）がセットされてい
なければ、エリア１０６のパックルームコンピュータ向
けＦＩＦＯデータの数（ＢＦ　Ｉ　ＦＯＣＮＴ）が零で
あるか否かを判別し、零でなければ、エリア１１７のパ
ックルームコンピュータ向けＦＩＦＯバッファ（ＢＮＲ
ＭＢＵＦ）のデータをエリア１２０のパックルームコン
ピュータ送信バッファ（ＢＲＣＳＮＤＢＦ）に記憶させ
るとともに、エリア１０６のパックルームコンピュータ
向けＦＩＦＯデータの数（ＢＦＩＦＯＣＮＴ）を−１し
、エリア１１２のパックルームコンピュータデータ送信
ＯＫフラグ（ＢＲＣＳＮＤＯＫ）をセットして一連の動
作を終了する。

［発明の効果］ 以上のように、この発明によれば、いずれかの端末装置
またはコンピュータから伝送されてきたデータを第１の
記憶手段に記憶し、緊急のデータを第２の記憶手段に記
憶し、緊急のデータが第２の記憶手段に記憶されたこと
に応じて、その緊急のデータを優先的にコンピュータま
たはいずれかの端末装置に伝送するようにしたので、緊
急度の高いデータを迅速に処理することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第２図はこの発明の一実施例を用いたＥ
ＣＲの処理装置の全体の［を成を示すブロック図である
。第３図はこの発明の一実施例の概略ブロック図である
。第４図は第３図に示したＲＡＭに記憶されるデータを
示す図である。 第５図はこの発明の一実施例のデータの流れを示す図で
ある。 図において、２はデータライン、３はプロトコルコンバ
ータ、８はパックルームコンピュータ、９はホストコン
ピュータ、１０はマスタＥＣＲ。 １１−１　ｎはスレーブＥＣＲ，３１はＣＰＵ、３２は
データラインインターフェイス、３４はＲＯＭ１３５は
ＲＡＭ、３６は伝送インターフェイスを示す。

Claims (2)

【特許請求の範囲】
1. （１）それぞれが中央処理装置を含む端末装置と、コン
   ピュータとの間に接続され、各端末装置と前記コンピュ
   ータとの間でのデータの受け渡しを変換するためのプロ
   トコルコンバータであって、 いずれかの端末装置または前記コンピュータから伝送さ
   れてきたデータを記憶するための第１の記憶手段、 いずれかの端末装置または前記コンピュータから伝送さ
   れてきた緊急のデータを記憶するための第２の記憶手段
   、および 前記第２の記憶手段に緊急のデータが記憶されたことに
   応じて、該緊急のデータを前記コンピュータまたはいず
   れかの端末装置に伝送し、該第２の記憶手段に緊急のデ
   ータが記憶されていないとき、前記第１の記憶手段に記
   憶されているデータを前記コンピュータまたはいずれか
   の端末装置に伝送するように制御する制御手段を備えた
   、プロトコルコンバータ。
2. （２）前記第１の記憶手段は、 前記いずれかの端末装置から伝送されてきたデータを記
   憶するための第３の記憶手段と、前記コンピュータから
   伝送されてきたデータを記憶するための第４の記憶手段
   とを含み、前記第２の記憶手段は、 前記いずれかの端末装置から伝送されてきた緊急のデー
   タを記憶するための第５の記憶手段と、前記コンピュー
   タから伝送されてきた緊急のデータを記憶するための第
   ６の記憶手段とを含み、前記制御手段は前記第５の記憶
   手段に緊急のデータが記憶されているとき、該緊急のデ
   ータを前記コンピュータに伝送し、該第５の記憶手段に
   緊急のデータが記憶されていないとき、前記第３の記憶
   手段に記憶されているデータを前記コンピュータに伝送
   し、前記第６の記憶手段に緊急のデータが記憶されてい
   るとき、該緊急のデータをいずれかの端末装置に伝送し
   、該第６の記憶手段に緊急のデータが記憶されていない
   とき、前記第４の記憶手段に記憶されているデータをい
   ずれかの端末装置に伝送するようにした、特許請求の範
   囲第１項記載のプロトコルコンバータ。