JPS63266554A - プログラムデバグ方式 - Google Patents
プログラムデバグ方式Info
- Publication number
- JPS63266554A JPS63266554A JP62101223A JP10122387A JPS63266554A JP S63266554 A JPS63266554 A JP S63266554A JP 62101223 A JP62101223 A JP 62101223A JP 10122387 A JP10122387 A JP 10122387A JP S63266554 A JPS63266554 A JP S63266554A
- Authority
- JP
- Japan
- Prior art keywords
- memory shortage
- memory
- status
- request source
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は動的にメモリスペース管理を行なっている情報
処理システムのプログラムデバグ方式に関する。
処理システムのプログラムデバグ方式に関する。
従来、複数箇所あるバッファ確保要求に対するメモリ不
足処理のデバグをする場合、−ｍ所づつバッチにより、
メモリ不足が発生したように見せかけていた。
足処理のデバグをする場合、−ｍ所づつバッチにより、
メモリ不足が発生したように見せかけていた。
上述した従来のメモリ不足処理のデバグ方式は、人手に
より一箇所づつデバグをするため多くの工数がかかり、
デバグに用する時間がかなりかかるという欠点がある。
より一箇所づつデバグをするため多くの工数がかかり、
デバグに用する時間がかなりかかるという欠点がある。
本発明のプログラムデバグ方式は、
オペレータの指示により、メモリ不足デバモードのオン
／オフを切り換える手段と、 メモリ不足デバグモードオフのときはバッファ確保処理
を行ない、メモリ不足デバグモードオンのときはバッフ
ァ確保要求回数を計数し保存する手段と、 前記バッファ確保要求回数が一定数以内なら通常のバッ
ファ確保処理を行ない、一定数以上のときはバッファ確
保を要求した要求元にメモリが不足したことを示して要
求元のメモリ不足処理を実行させるメモリ不足ステータ
スを返す手段と、一つの要求元ばかり片よってメモリ不
足ステータスを返すことがないように、前記メモリ不足
ステータスを返した要求元を記録しておき、一定回数以
上メモリ不足ステータスを返した要求元には、それ以上
メモリ不足ステータスが返らないようにする要求元登録
手段と、 前記メモリ不足ステータスを返したときメモリ不足処理
を行なわせる要求元をランダムに変化させるために前記
バッファ確保要求回数をゼロにする手段とを有している
。
／オフを切り換える手段と、 メモリ不足デバグモードオフのときはバッファ確保処理
を行ない、メモリ不足デバグモードオンのときはバッフ
ァ確保要求回数を計数し保存する手段と、 前記バッファ確保要求回数が一定数以内なら通常のバッ
ファ確保処理を行ない、一定数以上のときはバッファ確
保を要求した要求元にメモリが不足したことを示して要
求元のメモリ不足処理を実行させるメモリ不足ステータ
スを返す手段と、一つの要求元ばかり片よってメモリ不
足ステータスを返すことがないように、前記メモリ不足
ステータスを返した要求元を記録しておき、一定回数以
上メモリ不足ステータスを返した要求元には、それ以上
メモリ不足ステータスが返らないようにする要求元登録
手段と、 前記メモリ不足ステータスを返したときメモリ不足処理
を行なわせる要求元をランダムに変化させるために前記
バッファ確保要求回数をゼロにする手段とを有している
。
本発明は、全ての要求元のメモリ不足処理のデバグを自
動的に実行させるようにしたものである。
動的に実行させるようにしたものである。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のプログラムデバグ方式の一実施例の構
成図である。
成図である。
本実施例は、バッファ確保管理部１と、デバグモードフ
ラグ２と、バッファ確保要求回数カウント部３と、バッ
ファ確保要求元登録部４と、バッファ確保要求元５１，
５２．〜，５ｎで構成されている。
ラグ２と、バッファ確保要求回数カウント部３と、バッ
ファ確保要求元登録部４と、バッファ確保要求元５１，
５２．〜，５ｎで構成されている。
次表はバッファ確保要求元登録部４の一例を示しており
、バッファ確保要求元アドレスとメモリ不足ステータス
返却回数からなる。
、バッファ確保要求元アドレスとメモリ不足ステータス
返却回数からなる。
バッファ確保要求元５１〜５ｎは、バッファが必要とな
ったときバッファ確保管理部１にバッファを要求する。
ったときバッファ確保管理部１にバッファを要求する。
バッファ確保管理部１は、デバグモードフラグ２を参照
し、オフならば通常のバッファ確保を行ない、オンなら
ばデバグモードであることを認識し、バッファ確保要求
回数カウント部３のカウンタな１だけインクリメントし
、カウント値が一定値未満ならば通常のバッファ確堡を
行ない、カウント値が一定値以上になると、バッファ確
保要求元登録部４を参照し、バッファ確保要求元アドレ
スの欄にバッファ確保要求元のアドレスが登録されてい
るかどうかを調べ、すでに登録されており、かつメモリ
不足ステータス返却回数が一定回数以上の場合、通常の
バッファ確保を行なう。バッファ確保要求元のアドレス
がバッファ確保要求元アドレスの欄に登録されていない
場合は新たに登録し、メモリ不足ステータス返却回数を
１にし、バッファ確保要求元にメモリ不足ステータスを
返す。バッファ確保要求元のアドレスがバッファ確保要
求元アドレスの欄に登録されていても、メモリ不足ステ
ータス返却回数が一定回数未満の場合、メモリ不足ステ
ータス返却回数の欄を１だけインクリメントし、バッフ
ァ確保要求元にメモリ不足ステータスを返す。バッファ
確保要求元にメモリ不足ステータスを返したら、バッフ
ァ確保要求回数カウント部３のカウンタを０にする。な
お、デバグモードフラグ２のオン／オフはオペレータの
コンソールコマンド人力により動的に変更される。
し、オフならば通常のバッファ確保を行ない、オンなら
ばデバグモードであることを認識し、バッファ確保要求
回数カウント部３のカウンタな１だけインクリメントし
、カウント値が一定値未満ならば通常のバッファ確堡を
行ない、カウント値が一定値以上になると、バッファ確
保要求元登録部４を参照し、バッファ確保要求元アドレ
スの欄にバッファ確保要求元のアドレスが登録されてい
るかどうかを調べ、すでに登録されており、かつメモリ
不足ステータス返却回数が一定回数以上の場合、通常の
バッファ確保を行なう。バッファ確保要求元のアドレス
がバッファ確保要求元アドレスの欄に登録されていない
場合は新たに登録し、メモリ不足ステータス返却回数を
１にし、バッファ確保要求元にメモリ不足ステータスを
返す。バッファ確保要求元のアドレスがバッファ確保要
求元アドレスの欄に登録されていても、メモリ不足ステ
ータス返却回数が一定回数未満の場合、メモリ不足ステ
ータス返却回数の欄を１だけインクリメントし、バッフ
ァ確保要求元にメモリ不足ステータスを返す。バッファ
確保要求元にメモリ不足ステータスを返したら、バッフ
ァ確保要求回数カウント部３のカウンタを０にする。な
お、デバグモードフラグ２のオン／オフはオペレータの
コンソールコマンド人力により動的に変更される。
以上説明したように本発明は、全ての要求元のメモリ不
足処理を自動的に行なうことにより、人手を必要としな
いため、短時間に効率よく、メモリ不足処理のデバグが
できるという効果がある。
足処理を自動的に行なうことにより、人手を必要としな
いため、短時間に効率よく、メモリ不足処理のデバグが
できるという効果がある。
第１図は本発明のプログラムデバグ方式の一実施例の構
成図である。 １−−−−−−バッファ確保管理部、 ２・・・・・・デバグモードフラグ、 ３−−−−−−バッファ確保要求回数カウント部、４−
−−−−・バッファ確保要求元登録部、５１〜５ｎ・・
・・・・バッファ確保要求元。 １曳 埋 人 升埋士 門 原 ９．、、（（７：
、″＼ニジ 第１図
成図である。 １−−−−−−バッファ確保管理部、 ２・・・・・・デバグモードフラグ、 ３−−−−−−バッファ確保要求回数カウント部、４−
−−−−・バッファ確保要求元登録部、５１〜５ｎ・・
・・・・バッファ確保要求元。 １曳 埋 人 升埋士 門 原 ９．、、（（７：
、″＼ニジ 第１図
Claims (1)
- 【特許請求の範囲】 動的にメモリスペース管理を行なっている情報処理シス
テムにおいて、 オペレータの指示により、メモリ不足デバモードのオン
／オフを切り換える手段と、 メモリ不足デバグモードオフのときはバッファ確保処理
を行ない、メモリ不足デバグモードオンのときはバッフ
ァ確保要求回数を計数し保存する手段と、 前記バッファ確保要求回数が一定数以内なら通常のバッ
ファ確保処理を行ない、一定数以上のときはバッファ確
保を要求した要求元にメモリが不足したことを示して要
求元のメモリ不足処理を実行させるメモリ不足ステータ
スを返す手段と、一つの要求元ばかり片よってメモリ不
足ステータスを返すことがないように、前記メモリ不足
ステータスを返した要求元を記録しておき、一定回数以
上メモリ不足ステータスを返した要求元には、それ以上
メモリ不足ステータスが返らないようにする要求元登録
手段と、 前記メモリ不足ステータスを返したときメモリ不足処理
を行なわせる要求元をランダムに変化させるために前記
バッファ確保要求回数をゼロにする手段とを有するプロ
グラムデバグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101223A JPS63266554A (ja) | 1987-04-23 | 1987-04-23 | プログラムデバグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101223A JPS63266554A (ja) | 1987-04-23 | 1987-04-23 | プログラムデバグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63266554A true JPS63266554A (ja) | 1988-11-02 |
Family
ID=14294898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62101223A Pending JPS63266554A (ja) | 1987-04-23 | 1987-04-23 | プログラムデバグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63266554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007121634A1 (fr) * | 2006-04-21 | 2007-11-01 | Huawei Technologies Co., Ltd. | Procede de protection de la memoire et systeme correspondant |
-
1987
- 1987-04-23 JP JP62101223A patent/JPS63266554A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007121634A1 (fr) * | 2006-04-21 | 2007-11-01 | Huawei Technologies Co., Ltd. | Procede de protection de la memoire et systeme correspondant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69233655T2 (de) | Mikroprozessorarchitektur mit der Möglichkeit zur Unterstützung mehrerer verschiedenartiger Prozessoren | |
| GB2265734A (en) | Free memory cell management system | |
| JPH05127995A (ja) | ローカルキヤツシユに共通のページ間の一貫性を確保する方法 | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| JPH05210637A (ja) | 同時アクセス管理方法 | |
| EP0675444A1 (en) | Multiple arbitration scheme | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| US6892257B2 (en) | Exclusive access control to a processing resource | |
| JPS63266554A (ja) | プログラムデバグ方式 | |
| EP0294499A1 (en) | Control scheme for segmented buffers based on a shared reference count | |
| JPH0656602B2 (ja) | キヤツシユを有するプロセツサのための優先制御システム | |
| US7627869B2 (en) | Hardware register access via task tag ID | |
| JPS603229B2 (ja) | 情報処理方式 | |
| JPS6327936A (ja) | フアイル管理方法 | |
| JP2526728B2 (ja) | ディスクキャッシュ自動利用方式 | |
| JPS58165164A (ja) | 情報源管理方式 | |
| JPH0337748A (ja) | 主記憶を利用した外部記憶アクセス方式 | |
| JP2576934B2 (ja) | メモリ−マップド割込み方式 | |
| JPH0426737B2 (ja) | ||
| JP2825589B2 (ja) | バス制御方式 | |
| JPS62241047A (ja) | デ−タベ−ス管理システムによる入出力バツフアの共用制御方法 | |
| EP0709784A2 (en) | Bus locking mechanism in a computer system | |
| JPH02191050A (ja) | スワップ域離散管理処理方式 | |
| JPH03282670A (ja) | 入出力処理方法 | |
| Frenz et al. | Parallel ray-tracing with a transactional DSM |