JPS6327039A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6327039A
JPS6327039A JP61170235A JP17023586A JPS6327039A JP S6327039 A JPS6327039 A JP S6327039A JP 61170235 A JP61170235 A JP 61170235A JP 17023586 A JP17023586 A JP 17023586A JP S6327039 A JPS6327039 A JP S6327039A
Authority
JP
Japan
Prior art keywords
lead pins
pin
case
lead pin
conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61170235A
Other languages
English (en)
Inventor
Tomoya Yuhara
油原　知也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61170235A priority Critical patent/JPS6327039A/ja
Publication of JPS6327039A publication Critical patent/JPS6327039A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。
「従来の技術〕 従来、半導体装置を構成するリードピンはケース内部の
半導体素子と外部との電気的接触をとるものであり、外
部からの静電気等の電気的ノイズは内部の半導体素子に
直接伝達されていた。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置においては、リードピンから
金属細線を通して内部の半導体素子に外部の電気的信号
が直接伝達されるようになっているので、静電気等の電
気的ノイズも、そのまま半導体素子に伝達されるため、
半導体素子に損傷を与え、半導体装置の信頼性を低下さ
せるという問題点がある。
本発明の目的は、外部からのノイズによる損傷を低減さ
せ、信頼性の向上した半導体装置を提供することにある
。
〔問題点を解決するための手段〕
本発明の半導体装置は、内部に四部を有するケースと、
前記ケース凹部に搭載された半導体素子と、前記ケース
上に固定され金属細線により前記半導体素子に接続され
たリードピンと、前記ケースの上面を覆いケースを密封
するキャップとからなる半導体装置であって、前記リー
ドピンの上面部及び下面部の一部に絶縁膜を介し、かつ
接地リードピンに接続する導電膜を設けたものである。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）、（ｂ）は、本発明の一実施例の平面図及
びＡ−Ａ’線断面図である。
第１図（ａ＞、（ｂ）において、半導体装置は内部に四
部を有するセラミックからなるケース１と、この凹部に
マウント材８を介して搭載された半導体素子２と、ケー
ス１上に固定され金属細線３により半導体素子２に接続
されたリードピン４と、ケース１の上面を覆いケース１
を密封するセラミックからなるキャップ５と、リードピ
ン４の上面部及び下面部の一部に絶縁膜としての封止ガ
ラス６を介して設けられ接地リードピン４Ａに接続する
導電膜７とから構成されている。導電膜７としては銅箔
や導電ペースト等を用いることができる。
このように構成された本実施例においては、リードピン
４と接地リードピン４Ａに接続する導電膜７との間にコ
ンデンサが形成される。従ってリードピン４により外部
から伝達されたノイズは、このコンデンサに一時蓄えら
れたのち接地リードピン４Ａにより外部に放電される。
〔発明の効果〕
以上説明したように本発明は、リードピンの上面及び下
面部の一部に絶縁膜を介し接地リードピンに接続する導
電膜を設けることにより、外部からの電気的ノイズをリ
ードピンと導電膜とで形成されたコンデンサに蓄えたの
ち、接地リードピンにより外部に放電することができる
４従って、電気的ノイズはこのコンデンサにより弱めら
れて半導体素子に伝わることになるため、半導体素子の
受ける損傷は小さくなり、半導体装置の信頼性は向上す
る。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ′線断面図である。 １・・・ケース、２・・・半導体素子、３・・・金属細
線、４・・・リードピン、４Ａ・・・接地リードピン、
５・・・キャップ、６・・・封止ガラス、７・・・導電
膜、８・・・マウント材。 ＼、−ノー 第１　図

Claims (1)

    【特許請求の範囲】
  1. 　内部に凹部を有するケースと、前記ケースの凹部に搭
    載された半導体素子と、前記ケース上に固定され金属細
    線により前記半導体素子に接続されたリードピンと、前
    記ケースの上面を覆いケースを密封するキャップとから
    なる半導体装置において、前記リードピンの上面部及び
    下面部の一部に絶縁膜を介し、かつ接地リードピンに接
    続する導電膜を設けたことを特徴とする半導体装置。
JP61170235A 1986-07-18 1986-07-18 半導体装置 Pending JPS6327039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61170235A JPS6327039A (ja) 1986-07-18 1986-07-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61170235A JPS6327039A (ja) 1986-07-18 1986-07-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS6327039A true JPS6327039A (ja) 1988-02-04

Family

ID=15901170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61170235A Pending JPS6327039A (ja) 1986-07-18 1986-07-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS6327039A (ja)

Similar Documents

Publication Publication Date Title
JP2915892B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR930014905A (ko) 기밀 패키지된 고밀도 상호연결(hdi)전자시스템
JPS60501177A (ja) 圧力センサ
JPH0818390A (ja) 弾性表面波装置
JPS6327039A (ja) 半導体装置
JPH0645504A (ja) 半導体装置
JPH06283883A (ja) シールド基板
JPS5914894B2 (ja) セラミツクパツケ−ジ
JPS5982753A (ja) 半導体装置用パツケ−ジ
JPS6046038A (ja) 集積回路装置
KR940012583A (ko) 반도체 집적회로 장치 및 그 제조방법
JPS60235443A (ja) 半導体装置
JPS59224152A (ja) 集積回路装置
JPS60100725U (ja) 表示装置
JPH01318259A (ja) 混成集積回路装置
JPH0160949B2 (ja)
JPS63120434A (ja) 半導体装置
JPS63237552A (ja) 半導体装置
JPH0529870A (ja) チツプ型表面波デバイス
JPS63169746A (ja) 半導体装置
JPS5988850A (ja) 集積回路装置
JPH0794670A (ja) 混成集積回路装置
JPS60161648A (ja) 半導体装置用リ−ドフレ−ム
JPS5943093B2 (ja) 半導体装置の製造方法
JPH02213145A (ja) 集積回路装置のパッケージ構造