JPS63281038A - 回路基板の欠陥検出装置 - Google Patents
回路基板の欠陥検出装置Info
- Publication number
- JPS63281038A JPS63281038A JP11609287A JP11609287A JPS63281038A JP S63281038 A JPS63281038 A JP S63281038A JP 11609287 A JP11609287 A JP 11609287A JP 11609287 A JP11609287 A JP 11609287A JP S63281038 A JPS63281038 A JP S63281038A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- data
- level
- slice level
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、カメラ等で捕らえた回路基板の画像信号を２
値化データに変換して画像メモリに記憶させ欠陥を検出
する装置に関し、更に詳しくは、２値化用スライスレベ
ルを回路基板の導体パターン部とクリアランス部とで２
段階に制御して、微細な亀裂や僅かな汚れ等でも検出で
きるようにした回路基板の欠陥検出装置に関するもので
ある。
値化データに変換して画像メモリに記憶させ欠陥を検出
する装置に関し、更に詳しくは、２値化用スライスレベ
ルを回路基板の導体パターン部とクリアランス部とで２
段階に制御して、微細な亀裂や僅かな汚れ等でも検出で
きるようにした回路基板の欠陥検出装置に関するもので
ある。
［従来の技術］
プリント配線基板やハイブリッドＩＣ基板等の外観を光
学的に検査する装置においては、被検査物である回路基
板の画像は光の２次元の強度分布として与えられる。こ
れをディジタル画像処理するには、光電変換を行い、得
られたアナログ画像信号を更に２値化データに変換する
必要がある。
学的に検査する装置においては、被検査物である回路基
板の画像は光の２次元の強度分布として与えられる。こ
れをディジタル画像処理するには、光電変換を行い、得
られたアナログ画像信号を更に２値化データに変換する
必要がある。
被検査物である回路基板から得られた画像信号を２値化
処理する従来技術の一例を第３図に示す、従来の装置は
、カメラ１０と、スライスレベル発生器１２と、カメラ
１ｏがらの画像信号を一定のスライスレベル（電圧）■
と比較して２値化データに変換するコンパレータ１４と
、該コンパレータ１４からの直列データを並列データに
変換する直並列変換器１６と、変換された並列データを
記憶する画像メモリ１８、およびアドレスカウンタ２０
等により構成されている。これらはクロック信号ＣＬＫ
で同期がとられて動作する。
処理する従来技術の一例を第３図に示す、従来の装置は
、カメラ１０と、スライスレベル発生器１２と、カメラ
１ｏがらの画像信号を一定のスライスレベル（電圧）■
と比較して２値化データに変換するコンパレータ１４と
、該コンパレータ１４からの直列データを並列データに
変換する直並列変換器１６と、変換された並列データを
記憶する画像メモリ１８、およびアドレスカウンタ２０
等により構成されている。これらはクロック信号ＣＬＫ
で同期がとられて動作する。
カメラ１０から得られた回路基板に関するアナログ画像
信号は、第４図に示すように、導体パターン部を示す低
レベル出力とクリアランス部を示す高レベル出力とが交
互に現れる。この画像信号はコンパレータ１４において
、スライスレベル発生器１２で上記高低両レベル出力の
中心値に予め設定したスライスレベルＶと比較され、両
者の大小関係によって、例えば導体パターン部を示す’
ＩＪもしくはクリアランス部を示す’ＯＪの２値化デー
タに分別される。この２値化データは直列データとして
直並列変換器１６に入力し、そこで８ビツトあるいは１
６ビツトの並列データに変換され画像メモリ１８に記憶
される。
信号は、第４図に示すように、導体パターン部を示す低
レベル出力とクリアランス部を示す高レベル出力とが交
互に現れる。この画像信号はコンパレータ１４において
、スライスレベル発生器１２で上記高低両レベル出力の
中心値に予め設定したスライスレベルＶと比較され、両
者の大小関係によって、例えば導体パターン部を示す’
ＩＪもしくはクリアランス部を示す’ＯＪの２値化デー
タに分別される。この２値化データは直列データとして
直並列変換器１６に入力し、そこで８ビツトあるいは１
６ビツトの並列データに変換され画像メモリ１８に記憶
される。
［発明が解決しようとする問題点］
ところがこのような装置では、導体パターン上の大きな
亀裂ａやクリアランス部の明らかな汚れｂは前記スライ
スレベルＶを横切るため検出できるが、導体パターン上
の微細亀裂Ｃは影が暗く、またクリアランス上の微小汚
れｄはコントラストが小さいため検出できず、検出精度
が低い欠点があった。
亀裂ａやクリアランス部の明らかな汚れｂは前記スライ
スレベルＶを横切るため検出できるが、導体パターン上
の微細亀裂Ｃは影が暗く、またクリアランス上の微小汚
れｄはコントラストが小さいため検出できず、検出精度
が低い欠点があった。
本発明の目的は、上記のような従来技術の欠点を解消し
、被検査物である回路基板の導体パターン部とクリアラ
ンス部とに対応してリアルタイムでスライスレベルを２
段階に切り換え、たとえ微細な欠陥であっても確実に検
出できるようにした回路基板の欠陥検出装置を提供する
ことにある。
、被検査物である回路基板の導体パターン部とクリアラ
ンス部とに対応してリアルタイムでスライスレベルを２
段階に切り換え、たとえ微細な欠陥であっても確実に検
出できるようにした回路基板の欠陥検出装置を提供する
ことにある。
［問題点を解決するための手段］
上記のような目的を達成することのできる本発明は、回
路基板上の導体パターン部から得られる正規の信号レベ
ルに近接した第１のスライスレベルとクリアランス部か
ら得られる正規の信号レベルに近接した第２のスライス
レベルを発生するスライスレベル発生器と、パターン照
合用のテンプレートパターンメモリと、該テンプレート
パターンメモリからの続出しデータに応じて前記２段階
のスライスレベルのいずれかに選択制御するスイッチ回
路を具備している回路基板の欠陥検出装置である。
路基板上の導体パターン部から得られる正規の信号レベ
ルに近接した第１のスライスレベルとクリアランス部か
ら得られる正規の信号レベルに近接した第２のスライス
レベルを発生するスライスレベル発生器と、パターン照
合用のテンプレートパターンメモリと、該テンプレート
パターンメモリからの続出しデータに応じて前記２段階
のスライスレベルのいずれかに選択制御するスイッチ回
路を具備している回路基板の欠陥検出装置である。
ここでスライスレベルを切り換えるには、コンパレータ
を２個設けて各コンパレータに画像信号を印加し異なる
スライスレベルで２値化して、各出力をスイッチ回路で
切り換える構成としてもよいし、単一のコンパレータを
用い、スライスレベルをスイッチ回路で切り換えてコン
パレータに供給するように構成してもよい。
を２個設けて各コンパレータに画像信号を印加し異なる
スライスレベルで２値化して、各出力をスイッチ回路で
切り換える構成としてもよいし、単一のコンパレータを
用い、スライスレベルをスイッチ回路で切り換えてコン
パレータに供給するように構成してもよい。
［作用］
パターン照合用のテンプレートパターンメモリは回路基
板の導体パターン部とクリアランス部の形状を記憶して
おり、カメラから得られているアナログ画像信号が導体
パターン部を示すものであるかクリアランス部を示すも
のであるかが読み出される。この読出しデータによって
スイッチ回路が制御され、一方のスライスレベルを選択
してコンパレータから一つの２値化データを取り出し、
画像メモリに記憶させる。
板の導体パターン部とクリアランス部の形状を記憶して
おり、カメラから得られているアナログ画像信号が導体
パターン部を示すものであるかクリアランス部を示すも
のであるかが読み出される。この読出しデータによって
スイッチ回路が制御され、一方のスライスレベルを選択
してコンパレータから一つの２値化データを取り出し、
画像メモリに記憶させる。
本発明では、例えば導体パターン部を検出している時は
可能なかぎリスライスレベルを下げ、クリアランス部を
検出している時は可能な限りスライスレベルを高くする
というように、回路基板のパターン形状に応じてリアル
タイムでスライスレベルを２段階に切り換え、画像入力
信号を２値化データに変換して画像メモリに蓄積してい
る。これによって導体パターン部の微細亀裂やクリアラ
ンス部の小さな汚れなど微細な欠陥でも正確且つ確実に
検出することが可能となる。
可能なかぎリスライスレベルを下げ、クリアランス部を
検出している時は可能な限りスライスレベルを高くする
というように、回路基板のパターン形状に応じてリアル
タイムでスライスレベルを２段階に切り換え、画像入力
信号を２値化データに変換して画像メモリに蓄積してい
る。これによって導体パターン部の微細亀裂やクリアラ
ンス部の小さな汚れなど微細な欠陥でも正確且つ確実に
検出することが可能となる。
［実施例］
第１図は本発明に係る回路基板の欠陥検出装置の一実施
例を示すブロック図である。本装置は、被測定物である
ｒｇＪ路基板基板像を電気信号に変換するカメーラ１０
と、それにより得られるアナログ画像信号が並列に供給
される第１および第２のコンパレータ２４ａ、２４ｂと
、両コンパレータ２４ａ、２４ｂにそれぞれ異なるスラ
イスレベル（電圧）を印加する第１および第２のスライ
スレベル発生器２２ａ、２２ｂと、両コンパレータ２４
ａ、２４ｂの出力を切り換えるスイッチ回路３２と、該
スイッチ回路３２により選択された直列の２値化データ
を並列データに変換する直並列変換器２６と、変換され
た並列データを記憶する画像メモリ２８と、該画像メモ
リ２８を制御するアドレスカウンタ３０と、先行アドレ
スカウンタ３４と、それにより前記画像メモリ２Ｂと並
列にアクセス可能なテンプレートパターンメモリ３６と
、テンプレートパターンメモリ３６からの読出しデータ
を記憶して前記スイッチ回路３２を制御する並直列変換
器Ｊ８とを具備している。
例を示すブロック図である。本装置は、被測定物である
ｒｇＪ路基板基板像を電気信号に変換するカメーラ１０
と、それにより得られるアナログ画像信号が並列に供給
される第１および第２のコンパレータ２４ａ、２４ｂと
、両コンパレータ２４ａ、２４ｂにそれぞれ異なるスラ
イスレベル（電圧）を印加する第１および第２のスライ
スレベル発生器２２ａ、２２ｂと、両コンパレータ２４
ａ、２４ｂの出力を切り換えるスイッチ回路３２と、該
スイッチ回路３２により選択された直列の２値化データ
を並列データに変換する直並列変換器２６と、変換され
た並列データを記憶する画像メモリ２８と、該画像メモ
リ２８を制御するアドレスカウンタ３０と、先行アドレ
スカウンタ３４と、それにより前記画像メモリ２Ｂと並
列にアクセス可能なテンプレートパターンメモリ３６と
、テンプレートパターンメモリ３６からの読出しデータ
を記憶して前記スイッチ回路３２を制御する並直列変換
器Ｊ８とを具備している。
本発明が従来技術と顕著に相違する点は、第２図に示す
ように第１のスライスレベル発生器２２ａでは回路基板
上の導体パターン部の正規の信号レベルよりもやや高い
スライスレベルｖｌが生じ、第２のスライスレベル発生
器２２ｂでは回路基板上のクリアランス部の正規の信号
レベルよりもやや低いスライスレベル■２が生じるよう
にし、テンプレートパターンメモリ３６からの読出しデ
ータでスイッチ回路３２を制御し、検査個所に応じてど
ちらか一方のスライスレベルが選択されるようにした点
である。
ように第１のスライスレベル発生器２２ａでは回路基板
上の導体パターン部の正規の信号レベルよりもやや高い
スライスレベルｖｌが生じ、第２のスライスレベル発生
器２２ｂでは回路基板上のクリアランス部の正規の信号
レベルよりもやや低いスライスレベル■２が生じるよう
にし、テンプレートパターンメモリ３６からの読出しデ
ータでスイッチ回路３２を制御し、検査個所に応じてど
ちらか一方のスライスレベルが選択されるようにした点
である。
実際の動作は次のような手順で行われる。予めテンプレ
ートパターンメモリ３６には、被検査物である回路基板
の正規の画像データをパターン照合用として書き込んで
おく。
ートパターンメモリ３６には、被検査物である回路基板
の正規の画像データをパターン照合用として書き込んで
おく。
カメラ１０からの画像信号は、両コンパレータ２４ａ、
２４ｂによりそれぞれスライスレベル発生器２２ａ、２
２ｂから送られてくる所定のスライスレベルＶ、、Ｖ、
と比較され、それらの大小関係によって’ＩＪまたは’
ＯＪの２値化データに変換される。これらの２値化デー
タはスイッチ回路３２において、画像メモリ２８と並５
列にアクセスされるテンプレートパターンメモリ３６か
らの読出しデータを並直列変換器３８で変換した直列信
号により選択制御される。つまり検査している個所が導
体パターン部であれば第１のコンパレータ２４ａの出力
が選ばれ、クリアランス部であれば第２のコンパレータ
２４ｂの出力が選ばれる。このようにして一つの２値化
データのみが取り出されて直並列変換器２Ｇに供給され
る。
２４ｂによりそれぞれスライスレベル発生器２２ａ、２
２ｂから送られてくる所定のスライスレベルＶ、、Ｖ、
と比較され、それらの大小関係によって’ＩＪまたは’
ＯＪの２値化データに変換される。これらの２値化デー
タはスイッチ回路３２において、画像メモリ２８と並５
列にアクセスされるテンプレートパターンメモリ３６か
らの読出しデータを並直列変換器３８で変換した直列信
号により選択制御される。つまり検査している個所が導
体パターン部であれば第１のコンパレータ２４ａの出力
が選ばれ、クリアランス部であれば第２のコンパレータ
２４ｂの出力が選ばれる。このようにして一つの２値化
データのみが取り出されて直並列変換器２Ｇに供給され
る。
なおアドレスカウンタ３０と先行アドレスカウンタ３４
には動作の上から位相差が設けられている。これは画像
メモリ２８にデータを記憶させる時点でカメラ１０は１
〜２バイト分先方の画像データを出力しており、その差
１〜２バイト分先行させる必要があるからである。直並
列変換器２６では直列に送られてきた２値化データが８
ビツトあるいは１６ビツトの並列データに変換され、画
像メモリ２８に記憶される。
には動作の上から位相差が設けられている。これは画像
メモリ２８にデータを記憶させる時点でカメラ１０は１
〜２バイト分先方の画像データを出力しており、その差
１〜２バイト分先行させる必要があるからである。直並
列変換器２６では直列に送られてきた２値化データが８
ビツトあるいは１６ビツトの並列データに変換され、画
像メモリ２８に記憶される。
第２図からも明らかなように、本発明によれば照合用パ
ターンに対応したテンプレートパターンメモリ３６で制
御される２つのスライスレベルＶ、、Ｖ！が正規の信号
レベルに近接して設定されているため、大きな亀裂ａや
顕著な汚れｂは熱論のこと、導体パターン部に存在する
微細な亀裂Ｃやクリアランス部に存在する僅かな汚れｄ
のように、たとえ微細な欠陥であっても正確且つ確実に
検出することが可能となる。
ターンに対応したテンプレートパターンメモリ３６で制
御される２つのスライスレベルＶ、、Ｖ！が正規の信号
レベルに近接して設定されているため、大きな亀裂ａや
顕著な汚れｂは熱論のこと、導体パターン部に存在する
微細な亀裂Ｃやクリアランス部に存在する僅かな汚れｄ
のように、たとえ微細な欠陥であっても正確且つ確実に
検出することが可能となる。
なお上記の実施例では２個のコンパレータを並設し、対
応する両スライスレベル発生器からの出力でそれぞれ２
値化データとし、それをスイッチ回路で選択制御してい
るが、単一のコンパレータを用い、スライスレベル発生
器の出力をスイッチ回路に供給して、該スイッチ回路で
選択された一つのスライスレベルをコンパレータに供給
するように構成してもよい。
応する両スライスレベル発生器からの出力でそれぞれ２
値化データとし、それをスイッチ回路で選択制御してい
るが、単一のコンパレータを用い、スライスレベル発生
器の出力をスイッチ回路に供給して、該スイッチ回路で
選択された一つのスライスレベルをコンパレータに供給
するように構成してもよい。
画像信号を得るためカメラを使用しているが、ラインイ
メージセンサ等の画像入力装置を用いてもよい。
メージセンサ等の画像入力装置を用いてもよい。
［発明の効果］
本発明は上記のように回路基板上の導体パターン部とク
リアランス部の正規の信号レベルにそれぞれ近接した２
段階のスライスレベルを用い、テンプレートパターンメ
モリからの読出しデータによってスイッチ回路を制御し
、上記２段階のスライスレベルの一方に切り換えて画像
信号の２値化処理を行っているから、導体パターン部に
微小な亀裂があっても、あるいはクリアランス部に僅か
な汚れがあっても正確且つ確実に検出できる優れた効果
がある。
リアランス部の正規の信号レベルにそれぞれ近接した２
段階のスライスレベルを用い、テンプレートパターンメ
モリからの読出しデータによってスイッチ回路を制御し
、上記２段階のスライスレベルの一方に切り換えて画像
信号の２値化処理を行っているから、導体パターン部に
微小な亀裂があっても、あるいはクリアランス部に僅か
な汚れがあっても正確且つ確実に検出できる優れた効果
がある。
第１図は本発明に係る回路基板の欠陥検出装置の一実施
例を示すブロック図、第２図はその構出動作を示す波形
図、第３図は従来技術の一例を示すブロック図、第４図
はその動作を示す波形図である。 ｌＯ・・・カメラ、２２ａ、２２ｂ・・・スライスレベ
ル発生器、２４ ａ、 ２４ ｂ・・・コンパレータ
、２６・・・直並列変換器、２８・・・画像メモリ・、
３０・・・アドレスカウンタ、３２・・・スイッチ回路
、３４・・・先行アドレスカウンタ、３６・・・テンプ
レートパターンメモリ、３日・・・並直列変換器。 特許出願人 いわき電子株式会社 代 理 人 茂 見 積第１図 ６日 第２図 回路基板の位置 第３図 第４図 回路基板の位置
例を示すブロック図、第２図はその構出動作を示す波形
図、第３図は従来技術の一例を示すブロック図、第４図
はその動作を示す波形図である。 ｌＯ・・・カメラ、２２ａ、２２ｂ・・・スライスレベ
ル発生器、２４ ａ、 ２４ ｂ・・・コンパレータ
、２６・・・直並列変換器、２８・・・画像メモリ・、
３０・・・アドレスカウンタ、３２・・・スイッチ回路
、３４・・・先行アドレスカウンタ、３６・・・テンプ
レートパターンメモリ、３日・・・並直列変換器。 特許出願人 いわき電子株式会社 代 理 人 茂 見 積第１図 ６日 第２図 回路基板の位置 第３図 第４図 回路基板の位置
Claims (1)
- １、被検査物である回路基板からの画像信号を所定のス
ライスレベルと比較して２値化データに変換するコンパ
レータと、該コンパレータからの２値化データを記憶す
る画像メモリを備えた装置において、回路基板上の導体
パターン部から得られる正規の信号レベルに近接した第
１のスライスレベルとクリアランス部から得られる正規
の信号レベルに近接した第２のスライスレベルを発生す
るスライスレベル発生器と、パターン照合用のテンプレ
ートパターンメモリと、該テンプレートパターンメモリ
からの読出しデータに応じて前記２段階のスライスレベ
ルのいずれかに選択制御するスイッチ回路を具備してい
ることを特徴とする回路基板の欠陥検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62116092A JPH0646183B2 (ja) | 1987-05-13 | 1987-05-13 | 回路基板の欠陥検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62116092A JPH0646183B2 (ja) | 1987-05-13 | 1987-05-13 | 回路基板の欠陥検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63281038A true JPS63281038A (ja) | 1988-11-17 |
| JPH0646183B2 JPH0646183B2 (ja) | 1994-06-15 |
Family
ID=14678512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62116092A Expired - Lifetime JPH0646183B2 (ja) | 1987-05-13 | 1987-05-13 | 回路基板の欠陥検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646183B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440849B1 (en) | 1999-10-18 | 2002-08-27 | Agere Systems Guardian Corp. | Microstructure control of copper interconnects |
| JP2013104876A (ja) * | 2011-11-14 | 2013-05-30 | Leica Microsystems Cms Gmbh | 試料における励起状態の寿命を測定するための方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990034A (ja) * | 1983-09-21 | 1984-05-24 | Hitachi Ltd | 物体状態検査装置 |
| JPS60245089A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | パタ−ン２値化装置 |
-
1987
- 1987-05-13 JP JP62116092A patent/JPH0646183B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990034A (ja) * | 1983-09-21 | 1984-05-24 | Hitachi Ltd | 物体状態検査装置 |
| JPS60245089A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | パタ−ン２値化装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440849B1 (en) | 1999-10-18 | 2002-08-27 | Agere Systems Guardian Corp. | Microstructure control of copper interconnects |
| JP2013104876A (ja) * | 2011-11-14 | 2013-05-30 | Leica Microsystems Cms Gmbh | 試料における励起状態の寿命を測定するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646183B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200799A (en) | System for optically inspecting conditions of parts packaged on substrate | |
| KR850000088A (ko) | 패턴 매칭방법 및 장치 | |
| JPS63281038A (ja) | 回路基板の欠陥検出装置 | |
| JP2565000B2 (ja) | コンデンサ極性検査装置 | |
| JPS61205811A (ja) | 欠陥検出方法 | |
| JPH0429041A (ja) | 配線パターン検査装置 | |
| JPS57196377A (en) | Pattern recognizing method | |
| JPS5587431A (en) | System for finding defect in repeated pattern | |
| JPH11135583A (ja) | チップのパターン検査装置および方法 | |
| JPS58153328A (ja) | イメ−ジセンサの受光感度不均一補正方式 | |
| JPS591978B2 (ja) | 物体状態検査装置 | |
| JPH01106180A (ja) | パターン検査装置 | |
| JP3198105B2 (ja) | 自動外観検査装置 | |
| JPS6342201B2 (ja) | ||
| JP2821047B2 (ja) | ２値化閾値の設定方法 | |
| JP2547915B2 (ja) | 基板機械加工検査装置 | |
| JPH04310852A (ja) | 微小欠陥検出装置 | |
| JPS61175787A (ja) | エツジ検出回路 | |
| JPS5960579A (ja) | パタ−ン検査装置 | |
| JPH05264222A (ja) | チップ部品実装検査装置 | |
| JPS63133048A (ja) | 表面検査装置の処理回路 | |
| JPH07128018A (ja) | ２値化法 | |
| JPS6488207A (en) | Slit light type detection apparatus | |
| JPS62205484A (ja) | 画像信号の２値化処理装置 | |
| JPH02191073A (ja) | パターン検査装置 |