JPS63288507A - 振幅制限増幅回路 - Google Patents
振幅制限増幅回路Info
- Publication number
- JPS63288507A JPS63288507A JP62122404A JP12240487A JPS63288507A JP S63288507 A JPS63288507 A JP S63288507A JP 62122404 A JP62122404 A JP 62122404A JP 12240487 A JP12240487 A JP 12240487A JP S63288507 A JPS63288507 A JP S63288507A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- amplitude
- output
- gain
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、特にプリスケーラの前置増幅器に好適する
振幅制限増幅回路に関する。
振幅制限増幅回路に関する。
（従来の技術）
一般にプリスケーラはある一定の範囲内のレベルの信号
を入力しなければ動作しない。また、入力される信号の
立上がり、立下がりの傾きもある一定値以上ないと正常
に動作しない。このため、プリスケーラの前置増幅器に
は入力信号のレベルが小さくかつ周波数が低い場合であ
っても、所定の傾きをもって立上がりかつ立下がる信号
が得られるよう、充分大きな利得をもつと共に、入力信
号のレベルが大きい場合でもプリスケーラが誤動作しな
い範囲に出力レベルを制限する振幅制限機能が必要であ
る。
を入力しなければ動作しない。また、入力される信号の
立上がり、立下がりの傾きもある一定値以上ないと正常
に動作しない。このため、プリスケーラの前置増幅器に
は入力信号のレベルが小さくかつ周波数が低い場合であ
っても、所定の傾きをもって立上がりかつ立下がる信号
が得られるよう、充分大きな利得をもつと共に、入力信
号のレベルが大きい場合でもプリスケーラが誤動作しな
い範囲に出力レベルを制限する振幅制限機能が必要であ
る。
以上のことから、従来のプリスケーラの前置増幅器には
第４図に示すような振幅制限増幅回路が用いられている
。この振幅制限増幅回路は差動対トランジスタＱｌ、Ｑ
２の各ベースをそれぞれ入力端とし、各コレクタをそれ
ぞれ抵抗Ｒ１，Ｒ２を介して＋Ｖｃ ｃ Ｎ源に接続し
、共通エミッタを定電流源ＩＯを介して接地することに
より、差動増幅器の回路構成としたものである。
第４図に示すような振幅制限増幅回路が用いられている
。この振幅制限増幅回路は差動対トランジスタＱｌ、Ｑ
２の各ベースをそれぞれ入力端とし、各コレクタをそれ
ぞれ抵抗Ｒ１，Ｒ２を介して＋Ｖｃ ｃ Ｎ源に接続し
、共通エミッタを定電流源ＩＯを介して接地することに
より、差動増幅器の回路構成としたものである。
ここで、定電流源■０の電流値をＩＥＥ％抵抗Ｒ１，Ｒ
２の抵抗値をＲＬとして共に等しいものとする。このと
き、トランジスタＱＬ、Ｑ２の各ベースに供給される入
力信号Ｖｌｎは、低周波域ではｑ”ＩＥＥ ・ＲＬ／２
ｋＴ・・・（１） （ｑ ：電子の電荷、ｋ：ボルツマ
ン定数、Ｔ：絶対温度）倍されて、各トランジスタＱｌ
、Ｑ２のコレクタから出力される。そして、その出力信
号ｖ ｏｕｔの振幅は最大でもＩＥＥ’ＲＬ・・・（２
）に制限されることになる。
２の抵抗値をＲＬとして共に等しいものとする。このと
き、トランジスタＱＬ、Ｑ２の各ベースに供給される入
力信号Ｖｌｎは、低周波域ではｑ”ＩＥＥ ・ＲＬ／２
ｋＴ・・・（１） （ｑ ：電子の電荷、ｋ：ボルツマ
ン定数、Ｔ：絶対温度）倍されて、各トランジスタＱｌ
、Ｑ２のコレクタから出力される。そして、その出力信
号ｖ ｏｕｔの振幅は最大でもＩＥＥ’ＲＬ・・・（２
）に制限されることになる。
しかしながら、上記のような従来の振幅制限増幅回路で
は、（１）式及び（２）式を比較してわかるように、利
得と振幅制限値は共にＩＥＥＲＬに比例する。このため
、入力信号のレベルが小さい場合や周波数が低い場合で
も後段に接続されるプリスケーラが正しく動作するよう
利得を大きく設定しておくと、振幅制限値もこれに比例
して高くなるため、大信号入力時にはその制限値まで大
きくなってしまい、プリスケーラが誤動作する。逆に大
信号入力時にプリスケーラが誤動作しないよう振幅制限
値を設定すると、これに比例して利得まで下がるため、
今度は入力信号のレベルが小さい場合やその周波数が低
い場合に所定の振幅や立上がり、立下がりの傾きが得ら
れなくなり、やはりプリスケーラが誤動作してしまう。
は、（１）式及び（２）式を比較してわかるように、利
得と振幅制限値は共にＩＥＥＲＬに比例する。このため
、入力信号のレベルが小さい場合や周波数が低い場合で
も後段に接続されるプリスケーラが正しく動作するよう
利得を大きく設定しておくと、振幅制限値もこれに比例
して高くなるため、大信号入力時にはその制限値まで大
きくなってしまい、プリスケーラが誤動作する。逆に大
信号入力時にプリスケーラが誤動作しないよう振幅制限
値を設定すると、これに比例して利得まで下がるため、
今度は入力信号のレベルが小さい場合やその周波数が低
い場合に所定の振幅や立上がり、立下がりの傾きが得ら
れなくなり、やはりプリスケーラが誤動作してしまう。
（発明が解決しようとする問題点）
従来の振幅制限増幅回路では、利得を振幅制限値とは独
立に設定することができないため、特にプリスケーラの
前置増幅器として使用した場合には広い入力信号レベル
範囲、周波数範囲に対応することができなかった。
立に設定することができないため、特にプリスケーラの
前置増幅器として使用した場合には広い入力信号レベル
範囲、周波数範囲に対応することができなかった。
この発明は上記のような問題を解決するためになされた
もので、利得を振幅制限値とは独立して入力信号のレベ
ル及び周波数に対応して制御することができ、特にプリ
スケーラの前置増幅器に用いた場合でも広い入力信号レ
ベル範囲、周波数範囲に対応することのできる振幅制限
増幅回路を提供することを目的とする。
もので、利得を振幅制限値とは独立して入力信号のレベ
ル及び周波数に対応して制御することができ、特にプリ
スケーラの前置増幅器に用いた場合でも広い入力信号レ
ベル範囲、周波数範囲に対応することのできる振幅制限
増幅回路を提供することを目的とする。
［発明の構成コ
（問題点を解決するための手段）
上記目的を達成するためにこの発明に係る振幅制限増幅
回路は、第１、第２の入力端に供給される信号に応じて
第１、第２の出力電流を差動増幅する主差動増幅器と、
この主差動増幅器の第１、第２の出力電流に応じて第３
、第４の出力電流を差動増幅する副差動増幅器と、この
副差動増幅器の第３、第４の出力電流に応じて前記主差
動増幅器の第１、第２の出力電流供給量を利得１以下で
制限するよう正帰還をかける帰還手段とを具備して構成
される。
回路は、第１、第２の入力端に供給される信号に応じて
第１、第２の出力電流を差動増幅する主差動増幅器と、
この主差動増幅器の第１、第２の出力電流に応じて第３
、第４の出力電流を差動増幅する副差動増幅器と、この
副差動増幅器の第３、第４の出力電流に応じて前記主差
動増幅器の第１、第２の出力電流供給量を利得１以下で
制限するよう正帰還をかける帰還手段とを具備して構成
される。
（作用）
上記構成による振幅制限増幅回路は、周波数特性に悪影
響を与えないよう、主差動増幅器本来の信号経路に余分
な回路を介在せずに、別に用意した副差動増幅器を用い
て最大出力振幅レンジの中心付近でのみ帰還ループゲイ
ンが１以下の正帰還をかけることにより、最大出力振幅
レンジの中心付近のみ利得を増大させている。このため
、出力振幅が小さく、正帰還のかかる範囲にある場合に
は、正嬬還動作によって全体の利得が増大し、これによ
って所定の振幅と十分な立上がり、立下がりの傾きが得
られる。また、出力振幅が大きくなって正帰還のかかる
範囲を越えた場合には、その部分については正帰還が働
かないため、利得が小さくなり、良好な振幅制限効果を
得ることができる。
響を与えないよう、主差動増幅器本来の信号経路に余分
な回路を介在せずに、別に用意した副差動増幅器を用い
て最大出力振幅レンジの中心付近でのみ帰還ループゲイ
ンが１以下の正帰還をかけることにより、最大出力振幅
レンジの中心付近のみ利得を増大させている。このため
、出力振幅が小さく、正帰還のかかる範囲にある場合に
は、正嬬還動作によって全体の利得が増大し、これによ
って所定の振幅と十分な立上がり、立下がりの傾きが得
られる。また、出力振幅が大きくなって正帰還のかかる
範囲を越えた場合には、その部分については正帰還が働
かないため、利得が小さくなり、良好な振幅制限効果を
得ることができる。
（実施例）
以下、第１図及び第２図を参照してこの発明の一実施例
を説明する。
を説明する。
第１図はその構成を示すもので、この振幅制限増幅回路
は差動対トランジスタＱｌｌ、 Ｑｌ２の各ベースをそ
れぞれ入力端とし、各コレクタをそれぞれ抵抗Ｒ１１，
Ｒ１２及びトランジスタ０１３． Ｑ １４を介して＋
ＶＣＣ電源に接続し、共通エミッタを定電流源１１を介
して接地することにより、主差動増幅器Ａを構成する。
は差動対トランジスタＱｌｌ、 Ｑｌ２の各ベースをそ
れぞれ入力端とし、各コレクタをそれぞれ抵抗Ｒ１１，
Ｒ１２及びトランジスタ０１３． Ｑ １４を介して＋
ＶＣＣ電源に接続し、共通エミッタを定電流源１１を介
して接地することにより、主差動増幅器Ａを構成する。
差動対トランジスタＱ１５゜Ｑｌ、Ｇのベースをトラン
ジスタＱｌｌ、 Ｑｌ２のコレクタに接続し、各コレ
クタを抵抗Ｒ１３，ＲＩ４を介して＋ＶＣＣ電源に接続
すると共にトランジスタＱ１３．Ｑ１４のベースに接続
し、各エミッタをそれぞれエミッタ抵抗Ｒ１５，ＲｌＢ
を介して共通接続し、さらに定電流源Ｉ２を介して接地
することにより、副差動増幅器Ｂを構成する。
ジスタＱｌｌ、 Ｑｌ２のコレクタに接続し、各コレ
クタを抵抗Ｒ１３，ＲＩ４を介して＋ＶＣＣ電源に接続
すると共にトランジスタＱ１３．Ｑ１４のベースに接続
し、各エミッタをそれぞれエミッタ抵抗Ｒ１５，ＲｌＢ
を介して共通接続し、さらに定電流源Ｉ２を介して接地
することにより、副差動増幅器Ｂを構成する。
上記構成による振幅制限増幅回路は、主差動増幅器Ａの
トランジスタＱｌｌ、 Ｑ１２のコレクタ出力により
副差動増幅器ＢのトランジスタＱ１５． ＱｌＢに流れ
る電流量を制御する。そして、エミッタ抵抗Ｒ１５，Ｒ
１（ｉ、トランジスタＱ１５．Ｑ１６のベース・エミッ
タ間、抵抗Ｒ１３，Ｒ１４にそれぞれ発生する電圧に応
じて、主差動増幅器ＡのトランジスタＱＩ３． Ｑ１４
に流れる電流量を制御することにより、主差動増幅器Ａ
に対して出力振幅レンジの中心付近でのみ正帰還をかけ
るよう、フィードバックループを形成している。このル
ープゲインは１以下に設定される。
トランジスタＱｌｌ、 Ｑ１２のコレクタ出力により
副差動増幅器ＢのトランジスタＱ１５． ＱｌＢに流れ
る電流量を制御する。そして、エミッタ抵抗Ｒ１５，Ｒ
１（ｉ、トランジスタＱ１５．Ｑ１６のベース・エミッ
タ間、抵抗Ｒ１３，Ｒ１４にそれぞれ発生する電圧に応
じて、主差動増幅器ＡのトランジスタＱＩ３． Ｑ１４
に流れる電流量を制御することにより、主差動増幅器Ａ
に対して出力振幅レンジの中心付近でのみ正帰還をかけ
るよう、フィードバックループを形成している。このル
ープゲインは１以下に設定される。
今、定電流源Ｉｆ、１２の各電流値をそれぞれＩＭ＋Ｉ
Ｂｓ抵抗Ｒ１１，Ｒ１２の抵抗値を共にＲＬ１Ｒ１３，
Ｒ１４の抵抗値を共にＲＢ Ｌ ｓ抵抗Ｒ１５゜Ｒ１６
の抵抗値を共にＲＯＥ゛とすると、主差動増幅器Ａの利
得Ｇｌは、 ｋ Ｔ となり、副差動増幅器Ｂによる正帰還のループ利得Ｇ２
は、 となる。また、副差動増幅器Ｂが最大出力振幅となると
きの副差動増幅器Ｂの入力振幅値（つまり主差動増幅器
Ａの出力振幅値）Ｖｍａｘは、Ｖｔｘａｘ −Ｉ Ｂ
＃ＲＥ −（５）となる。したがって、
全体の利得Ｇは、出力信号ｖ ｏｕｔの振幅が■８ＲＥ
以下のときにはフィードバックがかかるため、 となり、主差動増幅器Ａの利得Ｇ１のみの場合に比べて
増大する。一方、出力信号Ｖ ｏｕｔの振幅がＩＢ−Ｒ
，を越えた場合、その部分についてはフィードバックが
かからないため、全体の利得Ｇは主差動増幅器Ａの利得
Ｇ１に等しく、 となる。
Ｂｓ抵抗Ｒ１１，Ｒ１２の抵抗値を共にＲＬ１Ｒ１３，
Ｒ１４の抵抗値を共にＲＢ Ｌ ｓ抵抗Ｒ１５゜Ｒ１６
の抵抗値を共にＲＯＥ゛とすると、主差動増幅器Ａの利
得Ｇｌは、 ｋ Ｔ となり、副差動増幅器Ｂによる正帰還のループ利得Ｇ２
は、 となる。また、副差動増幅器Ｂが最大出力振幅となると
きの副差動増幅器Ｂの入力振幅値（つまり主差動増幅器
Ａの出力振幅値）Ｖｍａｘは、Ｖｔｘａｘ −Ｉ Ｂ
＃ＲＥ −（５）となる。したがって、
全体の利得Ｇは、出力信号ｖ ｏｕｔの振幅が■８ＲＥ
以下のときにはフィードバックがかかるため、 となり、主差動増幅器Ａの利得Ｇ１のみの場合に比べて
増大する。一方、出力信号Ｖ ｏｕｔの振幅がＩＢ−Ｒ
，を越えた場合、その部分についてはフィードバックが
かからないため、全体の利得Ｇは主差動増幅器Ａの利得
Ｇ１に等しく、 となる。
以上のことから、各定数を適当に設定すれば、入力端子
Ｖｉｎと出力電圧ｖ ｏｕｔの関係は第２図に示すよう
になり、出力振幅が一定レベル（＝Ｉｓ・ＲＥ）に達し
ないうちは高利得増幅器となり、入力振幅が小さくても
所定のレベルまで増幅することができる。また、出力信
号ｖ ｏｕｔの振幅が一定レベル（＝ＩＢ−ＲＥ）を越
えると、その部分については利得が下がり、振幅制限が
行われる。
Ｖｉｎと出力電圧ｖ ｏｕｔの関係は第２図に示すよう
になり、出力振幅が一定レベル（＝Ｉｓ・ＲＥ）に達し
ないうちは高利得増幅器となり、入力振幅が小さくても
所定のレベルまで増幅することができる。また、出力信
号ｖ ｏｕｔの振幅が一定レベル（＝ＩＢ−ＲＥ）を越
えると、その部分については利得が下がり、振幅制限が
行われる。
このとき、（５）式及び（６）式をみてわかるように、
入力信号Ｖｌｎの振幅が小さいときの利得は振幅制限レ
ベルとは独立に設定できるため、利得を出力信号の振幅
に応じて制御するようにしても振幅制限レベルは変化し
ない。
入力信号Ｖｌｎの振幅が小さいときの利得は振幅制限レ
ベルとは独立に設定できるため、利得を出力信号の振幅
に応じて制御するようにしても振幅制限レベルは変化し
ない。
したがって、上記のように構成した振幅制限増幅回路は
、振幅制限レベルを一定にしたまま出力信号の振幅レベ
ルに応じて利得を制御することができるので、特にプリ
スケーラの前置増幅器として使用した場合には広い入力
信号レベル範囲、周波数範囲に対応することができる。
、振幅制限レベルを一定にしたまま出力信号の振幅レベ
ルに応じて利得を制御することができるので、特にプリ
スケーラの前置増幅器として使用した場合には広い入力
信号レベル範囲、周波数範囲に対応することができる。
第３図は他の実施例を示すもので、この回路は第１図に
示した主差動増幅器Ａの出力端（トランジスタＱ１１．
Ｑ１２のコレクタ）をトランジスタＱ１７． Ｑ
ｌｇ及び＋ＶＢＢ電源を用いてカスコード接続すると共
に、トランジスタＱ１９． ０２０及び定電流源１３．
１４によるエミッタフォロワを介して副差動増幅器の入
力端（トランジスタＱ １５゜ＱｌＢのベース）に接続
することにより、フィードバックを低インピーダンスで
行なって、高周波特性を良好にしたものである。その動
作は第１図の場合と同様であるので、説明は省略する。
示した主差動増幅器Ａの出力端（トランジスタＱ１１．
Ｑ１２のコレクタ）をトランジスタＱ１７． Ｑ
ｌｇ及び＋ＶＢＢ電源を用いてカスコード接続すると共
に、トランジスタＱ１９． ０２０及び定電流源１３．
１４によるエミッタフォロワを介して副差動増幅器の入
力端（トランジスタＱ １５゜ＱｌＢのベース）に接続
することにより、フィードバックを低インピーダンスで
行なって、高周波特性を良好にしたものである。その動
作は第１図の場合と同様であるので、説明は省略する。
［発明の効果］
以上のようにこの発明によれば、利得を振幅制限値とは
独立して入力信号のレベル及び周波数に対応して制御す
ることができ、特にプリスケーラの前置増幅器に用いた
場合でも広い入力信号しベル範囲、周波数範囲に対応す
ることのできる振幅制限増幅回路を提供することができ
る。
独立して入力信号のレベル及び周波数に対応して制御す
ることができ、特にプリスケーラの前置増幅器に用いた
場合でも広い入力信号しベル範囲、周波数範囲に対応す
ることのできる振幅制限増幅回路を提供することができ
る。
第１図はこの発明に係る振幅制限増幅回路の一実施例を
示す回路図、第２図は同実施例の入出力特性を示す特性
図、第３図はこの発明に係る他の実施例を示す回路図、
第４図は従来の振幅制限増幅回路の構成を示す回路図で
ある。 Ａ・・・主差動増幅器、Ｂ・・・副差動増幅器。 出願人代理人 弁理士 鈴江武彦 第１０ ｏｕｔ 第２０ 第４図
示す回路図、第２図は同実施例の入出力特性を示す特性
図、第３図はこの発明に係る他の実施例を示す回路図、
第４図は従来の振幅制限増幅回路の構成を示す回路図で
ある。 Ａ・・・主差動増幅器、Ｂ・・・副差動増幅器。 出願人代理人 弁理士 鈴江武彦 第１０ ｏｕｔ 第２０ 第４図
Claims (1)
- 第１、第２の入力端に供給される信号に応じて第１、第
２の出力電流を差動増幅する主差動増幅器と、この主差
動増幅器の第１、第２の出力電流に応じて第３、第４の
出力電流を差動増幅する副差動増幅器と、この副差動増
幅器の第３、第４の出力電流に応じて前記主差動増幅器
の第１、第２の出力電流供給量を利得１以下で制限する
よう正帰還をかける帰還手段とを具備することを特徴と
する振幅制限増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122404A JPS63288507A (ja) | 1987-05-21 | 1987-05-21 | 振幅制限増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122404A JPS63288507A (ja) | 1987-05-21 | 1987-05-21 | 振幅制限増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63288507A true JPS63288507A (ja) | 1988-11-25 |
Family
ID=14834958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122404A Pending JPS63288507A (ja) | 1987-05-21 | 1987-05-21 | 振幅制限増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63288507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010063238A (ja) * | 2008-09-02 | 2010-03-18 | Toyota Industries Corp | 絶縁形スイッチング電源装置 |
-
1987
- 1987-05-21 JP JP62122404A patent/JPS63288507A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010063238A (ja) * | 2008-09-02 | 2010-03-18 | Toyota Industries Corp | 絶縁形スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256980A (en) | Electronic switchover circuit | |
| US4050086A (en) | Dynamic transducer biasing signal amplifying circuitry | |
| EP0979552A1 (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US3983502A (en) | Bridge-output amplifier with direct-coupled differential-mode feedback | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPS63288507A (ja) | 振幅制限増幅回路 | |
| US4058775A (en) | Over-current prevention circuitry for transistor amplifiers | |
| HK47784A (en) | Variable-gain differential amplifier | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| US3950708A (en) | Gain-controlled amplifier | |
| JPS623939Y2 (ja) | ||
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| US5111159A (en) | Amplifier circuit with open-loop gain that can be varied with respect to closed-loop gain | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP3322269B2 (ja) | 利得制御回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS5834809Y2 (ja) | Ａｇｃ回路 | |
| JPH0358202B2 (ja) | ||
| JPH0137884B2 (ja) | ||
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH0441370Y2 (ja) | ||
| JPH0567930A (ja) | 電圧増幅回路 | |
| JPS5989017A (ja) | 周波数特性可変回路 | |
| JPH07101825B2 (ja) | 利得安定化差動増幅器 |