JPS63289834A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS63289834A JPS63289834A JP62125201A JP12520187A JPS63289834A JP S63289834 A JPS63289834 A JP S63289834A JP 62125201 A JP62125201 A JP 62125201A JP 12520187 A JP12520187 A JP 12520187A JP S63289834 A JPS63289834 A JP S63289834A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power source
- functional
- cells
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特にマスタースライスを用い
て製造される集積回路の機能ブロックに関する。
て製造される集積回路の機能ブロックに関する。
従来、この種のマスタースライス型集積回路の電源配線
は、第３図（ａ） 、 （ｂ）に示すように、基本セル
４の使用、未使用に関係なく、基本セル列２の間や基本
セル列２の両端に、電源線１５が固定配線され、まを、
基本セル列２内全横切って横断電源線１６が固定配線さ
れてい念。
は、第３図（ａ） 、 （ｂ）に示すように、基本セル
４の使用、未使用に関係なく、基本セル列２の間や基本
セル列２の両端に、電源線１５が固定配線され、まを、
基本セル列２内全横切って横断電源線１６が固定配線さ
れてい念。
〔発明が解決しようとする問題点」
上述し九従来のマスタースライスを用いｔ集積回路の電
源配線は、第３図のように電源線１５゜１６が基本セル
列２の間や、基本セル列２の両端。
源配線は、第３図のように電源線１５゜１６が基本セル
列２の間や、基本セル列２の両端。
及び基本セル列内の横切って固定配線さ１ているので、
異なる電流容ｆを必要とする数種類の基本セル列２．３
’ｅマスタースライスに混載しようとするとき、次のよ
うな問題金主ずる。
異なる電流容ｆを必要とする数種類の基本セル列２．３
’ｅマスタースライスに混載しようとするとき、次のよ
うな問題金主ずる。
１）基本セル列２，３の間や基本セル列２，３の両端に
、数種類の電源線１５．１６を固定配線するようになる
之め全体の面積が大さくなる。
、数種類の電源線１５．１６を固定配線するようになる
之め全体の面積が大さくなる。
２）信号線を配線する時、第３図（ｂ）のように必要の
ない未使用の基本セル１３にも電源線１６が固定配線さ
れているため、短絡しないように配線を行なわなければ
ならない。
ない未使用の基本セル１３にも電源線１６が固定配線さ
れているため、短絡しないように配線を行なわなければ
ならない。
３）まｔ１基本セル列内を横切っている電源線１６は、
基本セル列が必要とする最大’を流容量に合わせて固定
配線している九めに、機能ブロック８が必要とする以上
の電流容量を持つことになり、消費電力が大きくなる。
基本セル列が必要とする最大’を流容量に合わせて固定
配線している九めに、機能ブロック８が必要とする以上
の電流容量を持つことになり、消費電力が大きくなる。
本発明の目的は、これらの問題点を解決し、基本セルと
電源線ひよび信号線からなる機能セルを組合せた機能ブ
ロック毎に、必要とする電源容量の電源端子を設けるの
で、配線面積が大きくならず、消費電力も節減できる集
積回路を提供することにある。
電源線ひよび信号線からなる機能セルを組合せた機能ブ
ロック毎に、必要とする電源容量の電源端子を設けるの
で、配線面積が大きくならず、消費電力も節減できる集
積回路を提供することにある。
本発明の構成は、半導体基板上に行列に配置された基本
セルを持つマスタースライスに、電源線と信号線を配線
し友集積回路において、一つ又は複数含んだ基本セルに
電源線と信号線を配線し電機能セルｔ％１つ又は複数含
んだ機能ブロック毎それぞれ形成され、これら機能ブロ
ックがそれぞΦ れ最適容量電源用端子を有することを特徴とする。
セルを持つマスタースライスに、電源線と信号線を配線
し友集積回路において、一つ又は複数含んだ基本セルに
電源線と信号線を配線し電機能セルｔ％１つ又は複数含
んだ機能ブロック毎それぞれ形成され、これら機能ブロ
ックがそれぞΦ れ最適容量電源用端子を有することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａｌ 、 （ｂｌは本発明の一実施例のマスタ
ースライス集積回路の平面図およびその部分拡大図であ
る。半導体基板１の上には、異なっ之電流容量を必要と
する各基本セル４．５を規則的に有する各基本セル列２
．３が規則的に配置されておシ、電源線は固定配線され
ていない。ここで基本セル４と基本セル５とは異っｔ電
流容量をもち、基本セル列２と基本セル列３も異っｔ電
流容量をもっている。ま几、基本セル列２，３０周辺部
には、外部セルフを並べｔ外部セル列６が設けられてい
るＯ ま之、本実施例の機能ブロック８ｔ−含んだ基本セル列
２，３ば、第１図ｆｂ）のように拡大される。
ースライス集積回路の平面図およびその部分拡大図であ
る。半導体基板１の上には、異なっ之電流容量を必要と
する各基本セル４．５を規則的に有する各基本セル列２
．３が規則的に配置されておシ、電源線は固定配線され
ていない。ここで基本セル４と基本セル５とは異っｔ電
流容量をもち、基本セル列２と基本セル列３も異っｔ電
流容量をもっている。ま几、基本セル列２，３０周辺部
には、外部セルフを並べｔ外部セル列６が設けられてい
るＯ ま之、本実施例の機能ブロック８ｔ−含んだ基本セル列
２，３ば、第１図ｆｂ）のように拡大される。
１つ又は複数の機能セル４’、５’からなる機能ブロッ
ク８は、配線され比信号線１２と信号端子１１゜機能ブ
ロック８が必要とするだけの配線された電源線１０と電
源端子９を持っている。機能セル４′。
ク８は、配線され比信号線１２と信号端子１１゜機能ブ
ロック８が必要とするだけの配線された電源線１０と電
源端子９を持っている。機能セル４′。
５′は基本セル４，５と信号線１２．電源線１０を含み
、これら機能セル、ｉ Ｐ、 ｓ Ｐ を含んで機能ブ
ロック８が構成される。
、これら機能セル、ｉ Ｐ、 ｓ Ｐ を含んで機能ブ
ロック８が構成される。
第２図は第１図の機能ブロック８を使用して電源Ｐ！Ａ
ｘ ４ｉ配線し亀子面図である。機能ブロック８は、必
要とする電流容量を得る究めに、自身の電源端子９と外
部電源ブロック７′の電源端子９′をブロック間電源線
１４で結線している。
ｘ ４ｉ配線し亀子面図である。機能ブロック８は、必
要とする電流容量を得る究めに、自身の電源端子９と外
部電源ブロック７′の電源端子９′をブロック間電源線
１４で結線している。
以上説明し九ように本発明は、従来のような電源線１５
．１６の固定配線をなくし、１つ又は複数の機能セル４
’、５’ よりなる機能ブロック８に電源線１Ｏｔ−配
線し、機能ブロックが必要とする電流容景分の電源端子
９を機能ブロック８に設けて、外部電源ブロック７′の
電源端子９′と電源線１４で結線することにより、異な
る電流容量を必要とする基本セル列２，３ｔ−半導体基
板１上に混載して配置することができ、素子内配線面積
を縮少できると共に、電源容量の消費も少くできるとい
う効果がある。
．１６の固定配線をなくし、１つ又は複数の機能セル４
’、５’ よりなる機能ブロック８に電源線１Ｏｔ−配
線し、機能ブロックが必要とする電流容景分の電源端子
９を機能ブロック８に設けて、外部電源ブロック７′の
電源端子９′と電源線１４で結線することにより、異な
る電流容量を必要とする基本セル列２，３ｔ−半導体基
板１上に混載して配置することができ、素子内配線面積
を縮少できると共に、電源容量の消費も少くできるとい
う効果がある。
第１ 因（ａｌ 、 （ｂｌは本発明の一実施例のマス
タースライス集積回路の平面図およびその部分拡大図、
第２図は第１図の機能ブロック８を用いて電源線を配線
し次平面幽、第３図（ａ） 、 ｔｂ）は従来のマスタ
ースライスの平面図およびその基本セル列の拡大図であ
る。 ｌ・・・・・・半導体基板、２．３・・・・・・基本セ
ル列、４゜５・・・・・・基本セル ４Ｆ 、５１・
・・・・・基本セル４と信号線と電源線から成る機能セ
ル、６・−・・・・外部セル列、７・・・・・・外部セ
ル、７′・・・・・・電源ブロック、８・・・・・・機
能ブロック、９・・・・・・電源端子、９′・・・・・
・外部ブロックの電源端子、１０・・・・・・機能ブロ
ック内電源線、１１・・・・・・信号端子、１２・・・
・・・信号線、１３・・・・・・未使用の基本セル％１
４・・・・・・ブロック間の電源線、１５・・・・・・
基本セル列間及びその両端の゛電源線、１６・−・・・
・基本セル列内横断電源線。
タースライス集積回路の平面図およびその部分拡大図、
第２図は第１図の機能ブロック８を用いて電源線を配線
し次平面幽、第３図（ａ） 、 ｔｂ）は従来のマスタ
ースライスの平面図およびその基本セル列の拡大図であ
る。 ｌ・・・・・・半導体基板、２．３・・・・・・基本セ
ル列、４゜５・・・・・・基本セル ４Ｆ 、５１・
・・・・・基本セル４と信号線と電源線から成る機能セ
ル、６・−・・・・外部セル列、７・・・・・・外部セ
ル、７′・・・・・・電源ブロック、８・・・・・・機
能ブロック、９・・・・・・電源端子、９′・・・・・
・外部ブロックの電源端子、１０・・・・・・機能ブロ
ック内電源線、１１・・・・・・信号端子、１２・・・
・・・信号線、１３・・・・・・未使用の基本セル％１
４・・・・・・ブロック間の電源線、１５・・・・・・
基本セル列間及びその両端の゛電源線、１６・−・・・
・基本セル列内横断電源線。
Claims (1)
- 半導体基板上に行列に配置された基本セルを持つマスタ
ースライスに、電源線と信号線を配線した集積回路にお
いて、一つ又は複数含んだ基本セルに電源線と信号線を
配線した機能セルを、１つ又は複数含んだ機能ブロック
がそれぞれ形成され、これら機能ブロックがそれぞれ最
適容量の電源用端子を有することを特徴とする集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125201A JPS63289834A (ja) | 1987-05-21 | 1987-05-21 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125201A JPS63289834A (ja) | 1987-05-21 | 1987-05-21 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63289834A true JPS63289834A (ja) | 1988-11-28 |
Family
ID=14904409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125201A Pending JPS63289834A (ja) | 1987-05-21 | 1987-05-21 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63289834A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213577A (ja) * | 1995-02-02 | 1996-08-20 | Nec Corp | 半導体集積回路装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166743A (ja) * | 1982-03-29 | 1983-10-01 | Nec Corp | マスタ−スライス基板 |
| JPS61133643A (ja) * | 1984-12-03 | 1986-06-20 | Nec Corp | 集積回路の製造方法 |
| JPS6251239A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 半導体集積回路 |
-
1987
- 1987-05-21 JP JP62125201A patent/JPS63289834A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166743A (ja) * | 1982-03-29 | 1983-10-01 | Nec Corp | マスタ−スライス基板 |
| JPS61133643A (ja) * | 1984-12-03 | 1986-06-20 | Nec Corp | 集積回路の製造方法 |
| JPS6251239A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213577A (ja) * | 1995-02-02 | 1996-08-20 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03133174A (ja) | 半導体記憶装置 | |
| JPS63289834A (ja) | 集積回路 | |
| JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
| JPS61133643A (ja) | 集積回路の製造方法 | |
| JP2707585B2 (ja) | 集積回路装置 | |
| JPS63199444A (ja) | 標準セル方式半導体装置 | |
| JPS5935448A (ja) | マスタスライス集積回路装置 | |
| JP2515029B2 (ja) | 半導体記憶装置 | |
| JPS62180594A (ja) | 半導体記憶装置 | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPS60247943A (ja) | 半導体集積回路装置 | |
| JP2697150B2 (ja) | ウエーハスケールｌｓｉ | |
| JPS621244A (ja) | マスタ−スライス型半導体装置 | |
| JPH05175414A (ja) | 集積回路の実装方法 | |
| JPH04290259A (ja) | 半導体装置 | |
| JPH0414808B2 (ja) | ||
| JPH04326575A (ja) | 集積回路装置 | |
| JPS6233440A (ja) | 集積回路装置 | |
| JPH04324678A (ja) | 半導体集積回路装置 | |
| JPS6325948A (ja) | マスタ−スライス方式半導体装置 | |
| JPH0272659A (ja) | 半導体集積回路 | |
| JPH04312958A (ja) | 半導体集積回路装置 | |
| JPH0691157B2 (ja) | 半導体集積回路装置 | |
| JPH0266970A (ja) | マスタースライス型半導体集積回路 | |
| JPH0560666B2 (ja) |