JPS63303462A - プロセツサ - Google Patents

プロセツサ

Info

Publication number
JPS63303462A
JPS63303462A JP13947787A JP13947787A JPS63303462A JP S63303462 A JPS63303462 A JP S63303462A JP 13947787 A JP13947787 A JP 13947787A JP 13947787 A JP13947787 A JP 13947787A JP S63303462 A JPS63303462 A JP S63303462A
Authority
JP
Japan
Prior art keywords
parameter
processor
program
call
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13947787A
Other languages
English (en)
Inventor
Masaru Matsumoto
勝 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13947787A priority Critical patent/JPS63303462A/ja
Publication of JPS63303462A publication Critical patent/JPS63303462A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のプロセッサで構成するシステムのプロ
セッサ間におけるリンク制御手段に関する。
〔概要〕
本発明は、他のコンピュータのプログラムと自コンピュ
ータのプログラムとのリンク手段において、 他のプロセッサのプログラムを呼び出すパラメータ形式
を複数のプロセッサについて共通のパラメータに変換し
、またこの共通のパラメータを他のプロセッサのプログ
ラムを呼び出すパラメータ形式に復元することにより、 プログラマによるパラメータ授受の手順記述の煩わしさ
を省くことができるようにしたものである。
〔従来の技術〕
従来、この種の制御手段では、各々のプロセッサに存在
するプログラムを独立に実行させ、互いのプログラムの
入出力命令でデータを送受し、互いのプログラム処理で
情報交換してパラメータの受は渡しを行っていた。例え
ば、コンピュータとコンピュータとの間で処理を行う場
合に、データ送信命令やデータ受信命令を使ってパラメ
ータを送受していた。
〔発明が解決しようとする問題点〕
このような従来のプロセッサ間制御手段では、各プロセ
ッサのプログラムの中でパラメータ授受の手順を記述す
る必要があり、したがって、プログラマにとってはその
手順を覚える煩わしさがあり、またその手順のデバツグ
について特殊な知識および技能を必要とする欠点があっ
た。
本発明はこのような欠点を除去するもので、プロセッサ
間の制御手続きのプログラム記述を容易にする手段を有
するプロセンサを提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、池のプロセッサのプログラムと同期して動作
するプログラムを有するプロセッサにおいて、自装置の
プログラムを呼び出すパラメータ形式を複数のプロセッ
サについて共通のパラメータ形式に変換して上記他のプ
ロセッサに送信するパラメータ変換送信手段と、上記他
のプロセッサから到来する上記共通のパラメータ形式を
受信し、このパラメータ形式を自装置のプログラムを呼
び出すパラメータ形式に復元するパラメータ受信復元手
段とを備えたことを特徴とする。
〔作用〕
一つのプログラムから他のプログラムを呼び出す際に、
プログラム呼び出しのパラメータをプロセッサの外へ送
り出すパラメータ形式に変換し、また送られてくるパラ
メータを自プロセッサ内のプログラムを呼び出すパラメ
ータに復元する。これにより、プロセンサ内のプログラ
ムを呼び出しパラメータを用いて他のプロセッサに存在
するプログラムを呼び出すことが可能になる。
〔実施例〕
以下、本発明の一実施例を図面に基づき説明する。第1
図はこの実施例の構成を示すブロンク構成図である。
この実施例は、第1図に示すように、プロセ。
す110とプロセッサ120とを備え、ここでプロセッ
サ110に、自装置のプログラムを呼び出すパラメータ
形式を所定のパラメータ形式に変換してプロセッサ12
0に送信するパラメータ変換送信手段であるパラメータ
変換手段112およびパラメータ送信手段113を備え
、また、プロセッサ120にプロセッサ110から到来
する上記所定のパラメータ形式を受信し、このパラメー
タ形式を自装置のプログラムを呼び出すパラメータ形式
に復元するパラメータ受信復元手段であるパラメータ受
信手段123とパラメータ復元手段122を備える。
プロセッサ110はプロセッサ接続機構130を介して
プロセッサ120に結合する。プログラム格納手段11
1、パラメータ変換手段112およびパラメータ送信手
段113はプロセッサ110の構成要素の一部である。
また、プログラム格納手段121、パラメータ復元手段
122およびパラメータ受信手段123はプロセッサ1
20の構成要素の一部である。
第2図はパラメータ変換手段112およびパラメータ復
元手段122の構成を示すブロンク構成図である。この
変換手段は、プロセッサ内パラメータエリア201、プ
ロセッサ外パラメータエリア202 、変換手段203
および復元手段204を備える。プロセッサ内パラメー
タエリア201 には、プロセッサ内のプログラム呼び
出しのパラメータ形式のパラメータが格納され、プロセ
ッサ外パラメータエリア202には他のプロセッサのプ
ログラム呼び出しのパラメータ形式のパラメータが格納
され、変換手段203 はプロセッサ内パラメータエリ
ア201 のパラメータを変換してプロセッサ外パラメ
ータエリア202に格納する。また、復元手段204は
プロセッサ外パラメータエリア202のパラメータを復
元してプロセッサ内パラメータエリア201 に格納す
る。
次に、この実施例の動作を第1図および第2図に基づき
説明する。プログラム格納手段111から池プログラム
の呼び出しがあると、そのパラメータはパラメータ変換
手段112へ渡る。パラメータ変換手段112では、パ
ラメータをプロセッサ内パラメータエリア201 に受
は取り、変換手段203で他のプロセッサを呼び出す形
式に変換し、プロセッサ外パラメータエリア202に格
納する。プロセッサ外パラメータエリア202に格納さ
れたパラメータは、パラメータ送信手段113を経由し
てプロセッサ外に送出され、プロセッサ接続機構130
を介してプロセッサ120 に送られる。プロセッサ1
20では、パラメータ受信手段123で受は取り、パラ
メータ復元手段122に送る。このパラメータ復元手段
122では、パラメータは、プロセッサ外パラメータエ
リア202に送り込まれ、復元手段204でプロセッサ
内のプログラム呼び出しのパラメータ形式に復元され、
プロセッサ内パラメータエリア201 に格納される。
このようにしてパラメータ復元手段122の中のプロセ
ッサ内パラメータエリア201に格納されたパラメータ
でプログラム格納手段121のプログラムが呼び出され
る。これらの手順によりプログラム格納手段111から
プログラム格納手段121を呼び出すことができる。
次に、プログラム格納手段121のプログラムの実行結
果の値によりパラメータ復元手段122の中のプロセッ
サ内パラメータエリア201のデータは変化する。この
変化した内容はパラメータ復元手段122の中の変換手
段で他プロセツサへのパラメータ形式に変換され、プロ
セッサ外パラメータエリア202に格納され、パラメー
タ受信手段123に戻される。パラメータ受信手段12
3では、戻されたパラメータをプロセッサ110に送り
返す。5プロセツサ110では、パラメータ送出手段1
13がこのパラメータを受は取り、パラメータ変換手段
112のプロセッサ外パラメータエリア202へ戻す。
パラメータ変換手段112では、その中の復元手段でプ
ロセッサ内のプログラム呼び出しのパラメータ形式に復
元し、プロセッサ内パラメータエリア201に格納し、
プログラム格納手段111へパラメータを戻す。以上の
手順により、プログラム格納手段121のプログラムの
実行結果がプログラム格納手段111に返り、プログラ
ム格納手段111 とプログラム格納手段121のリン
クが完了する。
〔発明の効果〕
本発明は、以上説明したように、プログラムからプログ
ラムを呼び出す命令の実行に際し、プロセッサ内のプロ
グラム呼び出しと同じ手続きによりプロセッサ外のプロ
グラムとリンクすることができるので、プロセッサとプ
ロセッサとの間の制御手続きのプログラム記述を容易に
する効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック構成図。 第2図は第1図のパラメータ変換手段およびパラメータ
復元手段の構成を示すブロック構成図。 110.12o・・・プロセッサ、ill 、121・
・・プログラム格納手段、112・・・パラメータ変換
手段、113・・・パラメータ送信手段、122・・・
パラメータ復元手段、123・・・パラメータ受信手段
、130・・・プロセッサ接続機構、201・・・プロ
セッサ内パラメータエリア、202・・・プロセッサ外
パラメータエリア、203・・・変換手段、204・・
・復元手段。

Claims (1)

    【特許請求の範囲】
  1. (1)他のプロセッサのプログラムと同期して動作する
    プログラムを有するプロセッサにおいて、自装置のプロ
    グラムを呼び出すパラメータ形式を複数のプロセッサに
    ついて共通のパラメータ形式に変換して上記他のプロセ
    ッサに送信するパラメータ変換送信手段と、 上記他のプロセッサから到来する上記共通のパラメータ
    形式を受信し、このパラメータ形式を自装置のプログラ
    ムを呼び出すパラメータ形式に復元するパラメータ受信
    復元手段と を備えたことを特徴とするプロセッサ。
JP13947787A 1987-06-03 1987-06-03 プロセツサ Pending JPS63303462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13947787A JPS63303462A (ja) 1987-06-03 1987-06-03 プロセツサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13947787A JPS63303462A (ja) 1987-06-03 1987-06-03 プロセツサ

Publications (1)

Publication Number Publication Date
JPS63303462A true JPS63303462A (ja) 1988-12-12

Family

ID=15246160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13947787A Pending JPS63303462A (ja) 1987-06-03 1987-06-03 プロセツサ

Country Status (1)

Country Link
JP (1) JPS63303462A (ja)

Similar Documents

Publication Publication Date Title
Ball et al. RIG, Rochester's intelligent gateway: System overview
US6141697A (en) System and method for performing external procedure calls in heterogeneous computer systems utilizing program stacks
JPS6334490B2 (ja)
JPS63303462A (ja) プロセツサ
JPH01188374A (ja) プリントシステム
EP1365322A1 (en) Improvements relating to computer programs
JPH0668040A (ja) プロセッサ間通信用キュー制御方式
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
JPH0322161A (ja) パーソナルコンピュータの拡張ボード制御方式
JPS5854427A (ja) 入出力制御装置
JPS6177948A (ja) デ−タ処理装置
JPS6020275A (ja) マルチプロセサの簡易プログラミングシステム
JPH0814809B2 (ja) インテリジエントi/o装置
JPH03223955A (ja) 情報処理システム
JPS6334638A (ja) 本体系と共通ル−チンとのリンク方式
JPS60244138A (ja) 通信制御用プロセツサ
JPS6020258A (ja) 入出力命令変換方式
JPH04142610A (ja) 汎用端末制御方式
JPH01120656A (ja) 送受信データ処理装置
Pike Murray Hill, New Jersey 07974
JPS5886632A (ja) デ−タ処理装置
JPH03108021A (ja) 印刷用入出力制御装置
JPS6354657A (ja) 異機種コンピユ−タ間のジヨブ転送方式
JPH0371307A (ja) インテリジェントi/oモジュール
JPS62210540A (ja) 異種オペレ−テイングシステムの結合方式