JPS6335088A - 時間軸誤差検出回路 - Google Patents

時間軸誤差検出回路

Info

Publication number
JPS6335088A
JPS6335088A JP61179118A JP17911886A JPS6335088A JP S6335088 A JPS6335088 A JP S6335088A JP 61179118 A JP61179118 A JP 61179118A JP 17911886 A JP17911886 A JP 17911886A JP S6335088 A JPS6335088 A JP S6335088A
Authority
JP
Japan
Prior art keywords
time axis
voltage
capacitor
switch
axis error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61179118A
Other languages
English (en)
Inventor
Takashi Koga
古賀 隆史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61179118A priority Critical patent/JPS6335088A/ja
Publication of JPS6335088A publication Critical patent/JPS6335088A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばビデオテープレコーダ(VTR)や
ビデオディスクプレーヤ(VDP)等に用いられる時間
軸補正装置に係り、特に入力映像信号の水平同期信号の
時間軸誤差を検出する時間軸誤差検出回路の改良に関す
る。
(従来の技術) 。
周知のように、VTRやVDP等の映像機器では、映像
信号の同期の乱れを補正するために時間軸補正装置を用
いている。この時間軸補正装置の構成及びその動作原理
については、「画像の記録と再生」 (コロナ社)19
4頁乃至204頁にその詳細が記載されているので、こ
こでは第5図に基本構成を示し、第6図にその動作タイ
ミング例を示して簡単に説明する。
すなわち、第5図に示す時間軸補正装置は内部基準信号
を用いた場合のものであり、大きく分けて時間軸補正(
T B C)ループ回路Aと水平同期PLL (位相ロ
ック・ループ)回路Bとで構成される。TBCループ回
路Aは、水平パルス発生器(HD、GEN)11、水平
時間軸誤差検出回路(T、DET)12、サンプル・ホ
ールド回路(S/H)13及び電圧制御遅延器(VCD
L)14でループを形成して構成され、入力映像信号V
inの時間軸誤差を検出し、その検出値に基づいて電圧
制御遅延器14を制御することによって入力映像信号V
inの時間軸を補正するものである。また、水平同期P
LL回路Bは電圧制御発振器(V C0)15、位相検
波器(P、DET)1B、サンプル・ホール)’回% 
(S/H)17及びローパスフィルタ(PLF)18で
ループを形成して構成され、上記時間軸誤差検出のため
の基準時間軸となる水平パルスHDの平均周波数信号f
Hを得るためのちのである。
すなわち、第6図(a)に示すような水平同期信号周波
数に誤差を有する映像信号Vinを入力した場合、水平
パルス発生器11により同図(b)に示すように入力映
像信号Vjnの水平同期信号に同期した水平パルスHD
が得られる。この水平パルスHDは時間軸誤差検出回路
12、サンプル・ホールド回路13、PLL回路Bの位
相検波器16及びサンプル・ホールド回路17に供給さ
れる。この位相検波器IBは電圧制御発振器15からの
周波数信号f IIを入力し、両者の位相差に対応する
電圧信号を発生するもので、この電圧信号はサンプル・
ホールド回路17によって水平パルスf(Dの発生期間
でサンプル・ホールドされる。ここでホールドされた電
圧はローパスフィルタ18で平滑化され、制御電圧VC
として電圧制御発振器15に供給される。
このため、発振器15の出力は第6図(c)に示すよう
な水平同期信号の平均周波数信号f 14となる。
この信号fHは時間軸誤差検出回路12に送られる。
この時間軸誤差検出回路12は、第6図(d)に示すよ
うに、まず平均周波数信号fHの周期に同期する鋸歯状
波電圧信号VSを発生させ、水平パルスHDの入力期間
の傾斜を平坦にして出力するもので、この平坦部分の電
圧値はサンプル・ホールド回路13によって取出され、
電圧制御遅延器14に供給される。つまり、サンプル・
ホールド回路13の出力VSHは第6図(e)’、(f
)に示すように入力映像信号Vinの時間軸誤差を電圧
誤差に変換したものであり、そのホールド電圧VSHに
よって電圧制御遅延器14を制御することにより、入力
映像信号Vinを第6図(g)に示すように時間軸補正
して出力することができる。
ここで、以上の時間軸補正動作で重要なことは、時間軸
誤差を有する水平パルスH,Dの平均位相と平均周波数
信号fHの位相とがnπ(n−0゜±1.±2.・・・
)の位相差を持つことである。第5図に示した装置では
、HDとfHを位相検波器1Gを用いて位相検波してい
るため、上記位相差を容易に得ることができるようにな
されている。
ここで、上記時間軸誤差検出回路12は具体的には第7
図に示すように構成される。すなわち、電圧制御発振器
15からの平均周波数信号fHは立上がりエツジ検出回
路(E、DET)121に入力される。この立上がりエ
ツジ検出回路121は第8図(a)、(b)に示すよう
に平均周波数信号fHの立上がり時にトリガパルスPj
を発生するもので、このトリガパルスptはスイッチ1
22の制御入力端に送られる。このスイッチ122はト
リガパルスptを入力したときオン状態となってコンデ
ンサ123を放電させるためのものである。このコンデ
ンサ123には定電流源124からの充電電流ICがス
イッチ125を介して供給されるようになされている。
スイッチ125は前記水平パルスHDの人力時にオフ状
態となって上記充電型1ffllcを遮断するためのも
のである。コンデンサ123の充電電圧は時間軸誤差検
出信号VSとして前記サンプル・ホールド回路13に送
られる。尚、VCはローパスフィルタ18からの制御電
圧、151は電圧制御発振器15の中心周波数を決定す
るコンデンサである。
すなわち、上記コンデンサ123の充電電圧、つまり出
力信号vSは平均周波数信号fHの立上がり周期で放電
され、また水平パルスHDが発生しないうちは充電電流
ICが供給されるので、第8図(d)に示すような鋸歯
状波波形となる。ここで水平パルスHDが発生すると、
スイッチ125がオフとなって充電電流を遮断するので
、前述したように鋸歯状波波形の傾斜は平坦となる。
しかしながら、上記構成による時間軸誤差検出回路を有
する時間軸補正装置では、時間軸誤差検出回路と電圧制
御発振器が独立しているため、それぞれに時定数設定用
のコンデンサが必要である。
これらは比較的大容量(数100[pP1〜数1000
[pP])であるため、集積回路化において必然的に外
付部品となり、それだけ接続端子が必要となる。また、
上記構成及び動作の説明から明らかなように、時間軸誤
差検出回路の定電流源及びコンデンサの値にばらつきが
あると、水平パルスの時間軸誤差検出に対して検出され
る電圧誤差の検出感度もばらつくことになる。
(発明が解決しようとする問題点) この発明は、従来の回路では平均周波数信号発生用の発
振器が独立して設けられていたため、時間軸補正装置を
構成した場合には少なくとも2つの比較的大容量のコン
デンサが必要であり、さらに充電電流供給用の定電流源
及び鋸歯状波発生用のコンデンサにばらつきがあると検
出感度のばらつきを生じていた点を改善し、平均周波数
信号発生用の発振器が不要であり、これによって大容量
コンデンサが削減され、集積回路化に際して端子数も削
減され、さらに素子のばらつきに対し検出感度のばらつ
きが非常に小さい、極めて良好な時間軸誤差検出回路を
提供することを目的とする。
[発明の構成コ (問題点を解決するための手段) すなわち、この発明に係る時間軸誤差検出回路は、入力
映像信号の水平同期信号に同期した水平パルスを発生し
、この水平パルスの平均周波数に対する時間軸誤差を検
出して誤差信号を発生し、この誤差信号に基づいて前記
入力映像信号を遅延することにより時間軸を補正する時
間軸補正装置に用いられ、前記時間軸誤差を検出するも
のにおいて、前記誤差信号に応じて出力電流量が可変制
御される可変電流源と、この可変電流源の出力電流によ
って充電されるコンデンサと、前記水平パルス発生時に
前記コンデンサへの供給電流路を遮断する第1のスイッ
チと、前記コンデンサの放電経路に設けられる第2のス
イッチと、前記コンデンサの充電電圧を第1の基準レベ
ルとこの第1の基準レベルより低い第2の基準レベルと
それぞれ比較し、充電電圧が第1の基準レベル以上とな
るとき前記第2のスイッチをオン状態に設定し、第2の
基準レベル以下となるとき前記第2のスイッチをオフ状
態に設定する制御手段とを具備して構成され、前記水平
パルスの入力時の充電電圧の変化分を時間軸誤差として
検出することを特徴とするものである。
(作用) つまり、上記構成による時間軸誤差検出回路は、単一の
時定数で発振動作と時間軸誤差検出動作を行なうので、
独立して発振器を設ける必要がない。このため、時間軸
補正装置に用いた場合には回路構成が簡単になり、比較
的大容量のコンデンサが1個不要となるので、集積回路
化において端子数も1個削減される。さらに、時定数を
決定する各素子がばらついてもTBCループ回路全体の
動作により発振周波数が水平パルスの平均周波数と一致
するように自動的に時定数が調整されるので、時間軸誤
差検出動作の検出感度のばらつきも極めて小さくなる。
(実施例) 以下、第1図乃至第4図を参照してこの発明の詳細な説
明する。
第1図はこの発明に係る時間軸誤差検出回路を用いた場
合の時間軸補正装置の構成を示すものである。尚、第1
図において第5図と同一部分には同一符号を付して、そ
の説明を省略する。すなわち、TBCループ回路Aはこ
の発明に係る時間軸誤差検出回路19を用いた点で従来
装置とは異なり、他の回路は従来装置と同様である。ま
た、水平同期PLL回路BはTBCループ回路回路時間
軸誤差検出回路19及びサンプル・ホールド回路13を
利用し、さらにレベル比較器20及びローパスフィルタ
18を加えて構成される。つまり、サンプル・ホールド
回路13で取出された誤差電圧VS)Iをレベル比較器
20で基/$雷電圧 rerと比較し、その差電圧をロ
ーパスフィルタ20で平滑化して、これを制御電圧VC
として時間軸誤差検出回路19に送るようになされてい
る。
第2図は上記時間軸誤差検出回路19の構成を示すもの
で、コンデンサ191には充電用スイッチ192を介し
て可変電流源193が接続されており、充電用スイッチ
192がオン状態のとき可変電流源193から充電電流
ICが供給されるようになされている。可変電流源19
3の出力電流量は前記ローパスフィルタ18の出力VC
によって制御され、充電用スイッチ192のオン・オフ
動作は前記水平パルスHDによって制御される。
上記コンデンサ191の充電電圧は時間軸誤差検出信号
■Sとして取出されるもので、前記サンプル・ホールド
回路13に供給されると共に、レベル比較器194の反
転入力端(−)にも供給される。
このレベル比較器194の非反転入力端(+)はその出
力端と接続されており、また抵抗195及び定電圧源1
9[lを介して接地されると共に、コンデンサ191の
放電用スイッチ197の制御入力端に接続されている。
尚、上記充電用スイッチ192及び放電用スイッチ19
7は、ここではそれぞれ制御入力がH(ハイ)レベルの
ときオフ、L(ロー)レベルのときオンになるものとす
る。
すなわち、上記構成による時間軸誤差検出回路19では
、レベル比較器194は非反転入力電圧■+に対して反
転入力電圧V−が低いとき電流10を出力し、高いとき
その出力値を零とする。初期状態として、水平パルスH
Dが入力されず充電用スイッチ192がオン状態であり
、レベル比較器194の反転入力電圧V−が非反転入力
電圧■+に対して低いものとする。このとき、レベル比
較器194から電流IOが出力されるため、非反転入力
電圧V+は次式で示されるHレベル電圧VHとなってい
る。但し、定電圧源19Bの出力電圧をv1抵抗195
の抵抗値をRとする。
Vll −V+R−10−(1) このため、放電用スイッチ197はオフ状態に設定され
る。したがって、コンデンサ191が充電電流ICによ
り充電されるため、レベル比較器194の反転入力電圧
V−は時間と共に上昇する。さらに反転入力電圧V−が
上昇して(1)式で示される非反転入力電圧V+−VH
より高くなると、その直後にレベル比較器194から電
流IOが出力されなくなるので、非反転入力電圧V+が
(2)式で示されるLレベル電圧VLとなり、これによ
って放電スイッチ197はオン状態に設定される。
V L −V             −(2)この
スイッチ197がオン状態となればコンデンサ191が
急速に放電されるため、レベル比較器194の反転入力
電圧V−は急速に下降する。さらに反転入力電圧V−が
下降して(2)式で示される非反転入力電圧V+−VL
より低くなると、その直後にレベル比較器194から電
流IOが出力されるので、非反転入力電圧V+は(1)
式で示したHレベル電圧V Hとなる。以上の動作が繰
返し行われるため、コンデンサ191の出力電圧vSは
鋸歯状波となる。
ここで水平パルスHDが入力されると、充電スイッチ1
92がオフ状態となるため、コンデンサ191への充電
電流ICが遮断される。このため、水平パルスHDの入
力期間ではコンデンサ191の充電が行われず、これに
よって出力電圧VSは一定となる。以上の動作による水
平パルスHDに対する非反転入力電圧V十及び反転入力
電圧V−(−VS)の出力波形を第3図に示す。第3図
において、(a)図は水平パルスHD、(b)図は点線
が非反転入力電圧v+、実線が反転入力電圧V−−VS
を示している。
上記鋸歯状波電圧vSの発振周波数fHは、第3図に示
すように水平パルスHDのHレベル期間の時間幅をTl
ID、コンデンサ191の容量を01放電時間をTdで
表わすと、 となる。(3)式から明らかなように、可変電流源19
3の出力電流ICを制御すれば、任意の周波数信号fH
が得られる。つまり、この時間軸誤差検出回路19は発
振機能を有しているので、従来のような電圧制御発振器
が不要であり、第7図に示した回路と同等の出力電圧v
Sを得ることができる。
上記時間軸誤差検出回路19を用いて第1図に示すよう
に時間軸補正装置を構成した場合、サンプル・ホールド
回路13は時間軸誤差検出回路19の出力vSから第3
図(c)に示すように平坦部分の電圧をサンプル・ホー
ルドする。このホールド電圧VSHは前述したように電
圧制御遅延器14に制御電圧として供給されると共に、
レベル比較器20にも供給される。ここで、レベル比較
器20の基準電圧V refは時間軸誤差検出回路19
の出力vSの最高電位VH及び最低電位VLに対して次
式のように設定する。
つまり、この基準電圧V ref’の電位は第3図(b
)に示すようになる。このとき、サンプル・ホールド回
路13を1 (0[dB])とすれば、その出力VSI
Iは基準電圧V ref’に対して同図(C)に示すよ
うな電圧信号となる。そこで、この電圧信号VSI+を
レベル比較器20で基準電圧V rerとのレベル差に
対応する電圧信号VCを生成することにより、入力映像
信号V1nの時間軸誤差に対応する電圧誤差信号が得ら
れる。この信号VCは従来のサンプル・ホールド回路1
7の出力に一致しているので、この信号VCでローパス
フィルタ18を介して上記時間軸誤差検出回路19の可
変電流源193を制御すれば、入力映像信号Vinの水
平同期信号を平均化した周波数fHで発振されることが
できる。そして、水平パルスHDの発生時のレベルを水
平パルスHDでサンプル・ホールドすれば、平均周波数
信号f Iを基準とした水平パルスHDの時間軸誤差を
電圧誤差として取出すことができる。第3図において、
■は水平パルスHDの発生周期が平均周波数f I+と
一致している場合、■はf Hに対して遅れている場合
、■はfllに対して進んでいる場合を示している。
ここで、上記検出回路19の水平パルスHDの時間軸誤
差に対する検出電圧誤差の検出感度Gを求めると、この
検出感度Gは充電電圧変化の傾きとして考えられるから
、 となる。この場合、(5)式において充電電流ICとコ
ンデンサ123の容量Cは(3)式の発振周波数fHを
決定するものである。このため、この検出回路19を第
5図に示したTBCループ回路回路用い、電圧制御発振
器15を除去してローパスフィルタ18の出力VCで検
出回路19の可変電流源193を直接制御するようにす
れば、コンデンサ123の容量値がばらついても(5)
式で示される検出感度Gはほとんどばらつかない。
第4図は上記時間軸誤差検出回路19を集積回路化した
場合の具体的な構成を示すものである。すなわち、第4
図において、可変電流g 193はトランジスタQl、
Q2、抵抗−R1,R2及び定電流源!■よりなる差動
回路、R3−R5よりなるバイアス電圧供給回路、トラ
ンジスタQ3.Q、4及び抵抗Re、R7よりなるカレ
ントミラー回路で構成され、充電用スイッチ192はト
ランジスタQ5.Q6で構成される。トランジスタQl
のベースには制御電圧VCが供給され、トランジスタQ
5のベースには水平パルスHDが供給される。
トランジスタQ4のコレクタは端子198を介してコン
デンサ191が外部接続される。つまり、水平パルスH
Dが発生していな゛い場合、トランジスタQ5がオフで
あるため、トランジスタQl、Q2の各ベース間の差電
圧に対応する電流がトランジスタQ3に流れ、この電流
がトランジスタQ4によってミラー出力される。このト
ランジスタQ4のコレクタ電流はコンデンサ191に対
する充電電流ICである。したがって、充電電流ICは
制御電圧VCによって制御される。水平パルスHDが人
力されると、トランジスタQ5がオンとなるため、トラ
ンジスタQ3が短絡される。したがってトランジスタQ
4はオフ状態となり、充電電流ICは零となる。
一方、レベル比較器194はトランジスタQ7゜QB、
定電流源12よりなる差動回路、トランジスタQ9.Q
IO及び抵抗R8,R9よりなるカレントミラー回路及
びトランジスタQ9.QIO及び抵抗R8,R9よりな
るカレントミラー回路で構成される。トランジスタQ7
のベースにはコンデンサ191の充電電圧(V−−VS
 ’)が供給され、トランジスタQ8のベースには抵抗
195及び定電圧源196の直列回路に発生する電圧(
V+)が供給される。また、放電用スイッチ197はト
ランジスタQ13及び抵抗R12,R13で構成され、
トランジスタQ13がオン状態になるとコンデンサ19
1の充電電圧をアースGNDに放電するようになされて
いる。
すなわち、レベル比較器194において、トランジスタ
Q7のベースは反転入力端(−) 、QBのベースは非
反転入力端(+)であり、トランジスタQIOのコレク
タから前記電流IOが出力され、またトランジスタQl
lのコレクタからIOが出力される。IOはIOの反転
出力である。ここではトランジスタQ13の制御極性か
ら■0によって放電用スイッチ197のトランジスタQ
13をオン・オフ制御している。スイッチ197の抵抗
R12は電流制限抵抗であり、充電電流ICとコンデン
サ191の容量Cによる時定数を対して抵抗R12とC
との時定数が十分小さくなるような値に設定されている
。この構成によれば集積回路化は容易であり、外付部品
もコンデンサ191の1個だけとなる。
したがって、上記構成による時間軸誤差検出回路は、単
一の時定数を用いて発振動作と誤差検出動作を行なって
いるので、TBCループ回路に用いた場合には別に発振
器を設ける必要がなく、時定数用コンデンサが1個でよ
い。このため、集積回路化において端子数を従来に比し
て1個削減することができる。さらに、時定数を構成す
る各素子の値がばらついても、TBCループ回路全体の
動作によって発振周波数が水平パルスの平均周波数と一
致するように自動的に時定数が調整されるため、時間軸
誤差検出動作の検出感度のばらつきは極めて小さくでき
る。
[発明の効果] 以上詳述したようにこの発明によれば、平均周波数信号
発生用の発振器が不要であり、これによって大容量コン
デンサが削減され、集積回路化に際して端子数も削減さ
れ、さらに素子のばらつきに対し検出感度のばらつきが
非常に小さい、極めて良好な時間軸誤差検出回路を提供
することができる。
【図面の簡単な説明】
第1図乃至第4図はそれぞれこの発明に係る時間軸誤差
検出回路の一実施例を説明するためのもので、第1図は
この発明に係る時間軸誤差検出回路を用いた場合の時間
軸補正装置の構成を示すブロック回路図、第2図はこの
発明に係る時間軸誤差検出回路の構成を示すブロック回
路図、第3図は同実施例の動作を説明するためのタイミ
ングチャート、第4図は第2図に示した時間軸誤差検出
回路の具体的な構成を示す回路図、第5図は従来の時間
軸補正装置の構成を示すブロック回路図、第6図は第5
図に示した装置の動作を説明するための図、第7図は従
来の時間軸誤差検出回路の具体的な構成を示すブロック
図、第8図は第7図の回路装置の動作を説明するための
回路図である。 A・・・TBCループ回路、B・・・水平同期PLL回
路、11・・・水平パルス発生器、12・・・時間軸誤
差検出回路、13・・・サンプル・ホールド回路、14
・・・電圧制御遅延器、15・・・電圧制御発振器、1
6・・・位相比較器、17・・・サンプル・ホールド回
路、18・・・ローパスフィルタ、19・・・時間軸誤
差検出回路、191・・・コンデンサ、192・・・充
電用スイッチ、193・・・可変電流源、194・・・
レベル比較器、195・・・抵抗、196・・・定電圧
源、197・・・放電用スイッチ、HD・・・水平パル
ス、VC・・・発振周波数制御電圧、vS・・・時間軸
誤差検出信号、f 11・・・平均周波数信号。 出願人代理人 弁理士 鈴江武彦 第6図 第7図 f+ 第8図

Claims (1)

    【特許請求の範囲】
  1. 入力映像信号の水平同期信号に同期した水平パルスを発
    生し、この水平パルスの平均周波数に対する時間軸誤差
    を検出して誤差信号を発生し、この誤差信号に基づいて
    前記入力映像信号を遅延することにより入力映像信号の
    時間軸を補正する時間軸補正装置に用いられ、前記時間
    軸誤差を検出する時間軸誤差検出回路において、前記誤
    差信号に応じて出力電流量が可変制御される可変電流源
    と、この可変電流源の出力電流によって充電されるコン
    デンサと、前記水平パルス発生時に前記コンデンサへの
    供給電流路を遮断する第1のスイッチと、前記コンデン
    サの放電経路に設けられる第2のスイッチと、前記コン
    デンサの充電電圧を第1の基準レベルとこの第1の基準
    レベルより低い第2の基準レベルとそれぞれ比較し、充
    電電圧が第1の基準レベル以上となるとき前記第2のス
    イッチをオン状態に設定し、第2の基準レベル以下とな
    るとき前記第2のスイッチをオフ状態に設定する制御手
    段とを具備し、前記水平パルスの入力時の充電電圧の変
    化分を時間軸誤差として検出することを特徴とする時間
    軸誤差検出回路。
JP61179118A 1986-07-30 1986-07-30 時間軸誤差検出回路 Pending JPS6335088A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61179118A JPS6335088A (ja) 1986-07-30 1986-07-30 時間軸誤差検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61179118A JPS6335088A (ja) 1986-07-30 1986-07-30 時間軸誤差検出回路

Publications (1)

Publication Number Publication Date
JPS6335088A true JPS6335088A (ja) 1988-02-15

Family

ID=16060321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61179118A Pending JPS6335088A (ja) 1986-07-30 1986-07-30 時間軸誤差検出回路

Country Status (1)

Country Link
JP (1) JPS6335088A (ja)

Similar Documents

Publication Publication Date Title
JP5380418B2 (ja) 精密三角波形生成器
US6112125A (en) Self-tuning method and apparatus for continuous-time filters
US4613827A (en) Write clock pulse generator used for a time base corrector
TWI902176B (zh) 開關頻率同步電路、方法及開關電源
JPH051653B2 (ja)
JPS6335088A (ja) 時間軸誤差検出回路
JPH0363249B2 (ja)
US5057705A (en) Clock formation circuit with phase locked loop control
JPH04343524A (ja) Pll回路
JPH05191276A (ja) 位相検出器
US5052032A (en) Clock formation circuit
JPH0514213Y2 (ja)
JPS6016638B2 (ja) 周波数―電圧変換回路
JP3258715B2 (ja) 水平同期回路
JPH03171924A (ja) 位相同期回路
JPH11355136A (ja) Pll回路
JPH0653827A (ja) Pll回路
JPS6390213A (ja) 自動モ−ド切換pll回路
JPH02134024A (ja) 自走周波数安定化方式
JPH0146929B2 (ja)
JPH03181278A (ja) 撮像又は表示用装置
KR940006093Y1 (ko) 디지탈 위상 동기 회로
JPH046914A (ja) Pll装置
JP3616180B2 (ja) 位相制御回路およびこれを用いるデジタルビデオテープ再生装置
JP2860177B2 (ja) 位相同期回路