JPS6349862A - Ｉｐｌ交替パス切替え制御方式 - Google Patents
Ｉｐｌ交替パス切替え制御方式Info
- Publication number
- JPS6349862A JPS6349862A JP19342586A JP19342586A JPS6349862A JP S6349862 A JPS6349862 A JP S6349862A JP 19342586 A JP19342586 A JP 19342586A JP 19342586 A JP19342586 A JP 19342586A JP S6349862 A JPS6349862 A JP S6349862A
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- cross
- fca
- channel
- device number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［４既 要］
イニシャル・プログラム・ローディングの交替バス切替
え制御において、クロスコールモード時のフローティン
グ・チャネル・アドレスとデバイス機番の組合せを設定
し、設定されたクロスコールモード時のフローティング
・チャネル・アドレスで決るチャネルのノンクロスモー
ド時のフローティング・チャネル・アドレスを入れ替え
ることにより、チャネルに対するＩ ｌ） Ｌバスを切
り替えて実行できるようにしたものである。
え制御において、クロスコールモード時のフローティン
グ・チャネル・アドレスとデバイス機番の組合せを設定
し、設定されたクロスコールモード時のフローティング
・チャネル・アドレスで決るチャネルのノンクロスモー
ド時のフローティング・チャネル・アドレスを入れ替え
ることにより、チャネルに対するＩ ｌ） Ｌバスを切
り替えて実行できるようにしたものである。
［産業上の利用分野コ
本発明はシステムのイニシャルプログラムローディング
（以下、ＩＰＬと略記する）に係わり、特にＩＰＬ交替
パス切換え制御方式に関する。
（以下、ＩＰＬと略記する）に係わり、特にＩＰＬ交替
パス切換え制御方式に関する。
情報処理システムは、電源を投入し、動作を開始するに
当り、直接アクセス記憶装置（以下、ＤＡＳＤと略記す
る）に格納しである初期プログラムをロードするＩＰＬ
を実行しなければならない。
当り、直接アクセス記憶装置（以下、ＤＡＳＤと略記す
る）に格納しである初期プログラムをロードするＩＰＬ
を実行しなければならない。
ＩＰＬ交替バス切換え制御は、サービスプロセッサ（以
下、ＳＶＰと略記する）の画面を用いてオペレータが予
め幾つかのデバイス機番を指定しておいて、ＩＰＬが成
功するまで、指定されたデバイス機番を自動的に切り替
えて実行する方式である。
下、ＳＶＰと略記する）の画面を用いてオペレータが予
め幾つかのデバイス機番を指定しておいて、ＩＰＬが成
功するまで、指定されたデバイス機番を自動的に切り替
えて実行する方式である。
この方法は、オペレータが介在しなくてもＩＰＬが成功
する確率は高いが、チャネルに対する■ＰＬバスが切り
替えられないため、特定のチャネルに対してしかＩＰＬ
のバスがない。このため、他のチャネルを経由するＩＰ
Ｌパスに切り替える制御が要望される。
する確率は高いが、チャネルに対する■ＰＬバスが切り
替えられないため、特定のチャネルに対してしかＩＰＬ
のバスがない。このため、他のチャネルを経由するＩＰ
Ｌパスに切り替える制御が要望される。
［従来の技術］
第４図は、本発明が適用される環境を示すシステム構成
図である。
図である。
中央処理装置（以下、ＣＰＵと略記する）ＣＰＵＯおよ
びＣＰＵＩは主記憶制御装置（ＭＣＵ）を介して、チャ
ネルプロセッサ（以下、ＣＨＰと略記する）ＣＨＰＯお
よびＣＨＰ １と接続している。
びＣＰＵＩは主記憶制御装置（ＭＣＵ）を介して、チャ
ネルプロセッサ（以下、ＣＨＰと略記する）ＣＨＰＯお
よびＣＨＰ １と接続している。
ＣＨＰ ＯおよびＣＨＰＩは、各々チャネルユニット（
以下、ＣＨＵと略記する）ＣＨＵＯとＣＨＵｌを備えて
いる。各ＣＨＵにＤＡＳＤ＃Ａ、＃Ｂ 、−、＃ Ｘが
接続している。
以下、ＣＨＵと略記する）ＣＨＵＯとＣＨＵｌを備えて
いる。各ＣＨＵにＤＡＳＤ＃Ａ、＃Ｂ 、−、＃ Ｘが
接続している。
従来のＩＰＬ交替パス切替え制御方式を第５図に示す。
各ＣＨＵには、それぞれフローティング・チャネル・ア
ドレス（以下、ＦＣＡと略記する）が設定され、またク
ロスコール・モード時およびノンクロスコール・モード
時に応じて、それぞれクロスＦＣＡおよびノンクロスＦ
ＣＡが設定される。
ドレス（以下、ＦＣＡと略記する）が設定され、またク
ロスコール・モード時およびノンクロスコール・モード
時に応じて、それぞれクロスＦＣＡおよびノンクロスＦ
ＣＡが設定される。
自動ＩＰＬ実行前のカレント（現在実行中の）ＣＰＵ番
号を１、ＣＨＰＯ／ＣＨＵＯ（ＣＨＰＯのＣＨＵＯ）、
ＣＨＰＯ／ＣＨＵ１．ＣＨＰＩ／ＣＨＵＯ，ＣＨＰＩ／
ＣＨＵＩのノンクロスＦＣＡをそれぞれＯ，ｌ、２．３
とし、クロスＦＣＡをそれぞれ０，１，２．３とし、ｓ
ｖｐの画面により指定するデバイス機番を、“１００”
、 “２００°、“３００゛の３個とする。
号を１、ＣＨＰＯ／ＣＨＵＯ（ＣＨＰＯのＣＨＵＯ）、
ＣＨＰＯ／ＣＨＵ１．ＣＨＰＩ／ＣＨＵＯ，ＣＨＰＩ／
ＣＨＵＩのノンクロスＦＣＡをそれぞれＯ，ｌ、２．３
とし、クロスＦＣＡをそれぞれ０，１，２．３とし、ｓ
ｖｐの画面により指定するデバイス機番を、“１００”
、 “２００°、“３００゛の３個とする。
上記設定により自動ＩＰＬを実行して、一つ目のデバイ
ス機番１００”で失敗し、二つ目のデバイス機番“２０
０“でＩＰＬが成功したとする。
ス機番１００”で失敗し、二つ目のデバイス機番“２０
０“でＩＰＬが成功したとする。
その結果、ＩＰＬはデバイス機番“２００°から行われ
るが、ＩＰＬのバスは、図において破線で示すようにＩ
ＰＩ、実行前後で変らず、ＣＰＵＩに対して、ＣＨＰＯ
／ＣＨＵＩ （ノンクロスＦＣＡ＝１）である。
るが、ＩＰＬのバスは、図において破線で示すようにＩ
ＰＩ、実行前後で変らず、ＣＰＵＩに対して、ＣＨＰＯ
／ＣＨＵＩ （ノンクロスＦＣＡ＝１）である。
このように従来は、自動［ＰＬを行うときに、ＩＰＬを
行うためのデバイス機番を一つ指定しただけでは、デバ
イスがビジィなどによりＩＰＬできないことがあるため
、いくつかのデバイス機番を指定しておいて、ＩＰＬが
成功するまで（ただし、指定されたデバイス機番の数だ
け）指定されたデバイス機番を切り替えて、ＩＰＬを実
行していた。
行うためのデバイス機番を一つ指定しただけでは、デバ
イスがビジィなどによりＩＰＬできないことがあるため
、いくつかのデバイス機番を指定しておいて、ＩＰＬが
成功するまで（ただし、指定されたデバイス機番の数だ
け）指定されたデバイス機番を切り替えて、ＩＰＬを実
行していた。
［発明が解決しようとする問題点コ
上記従来の方法では、自動ＩＰＬ実行の際に、ハードウ
ェア的にＩＰＬのバスの対象になるのは、ＣＰＵＸ （
ＸはＣＰＵ番号）と、ノンクロスのフローティング・チ
ャネル・アドレス（以下、ＦＣＡと略記する）がＸ （
ＣＰＵ番号と同じ値）のチャネルであるというように決
められているシステムにおいては、デバイス機番の指定
しかできず、クロスＦＣＡが指定できないため、デバイ
ス機番を切り替えることはできても、チャネルに対する
ＩＰＬバスを切り替えることはできないという間題があ
る。
ェア的にＩＰＬのバスの対象になるのは、ＣＰＵＸ （
ＸはＣＰＵ番号）と、ノンクロスのフローティング・チ
ャネル・アドレス（以下、ＦＣＡと略記する）がＸ （
ＣＰＵ番号と同じ値）のチャネルであるというように決
められているシステムにおいては、デバイス機番の指定
しかできず、クロスＦＣＡが指定できないため、デバイ
ス機番を切り替えることはできても、チャネルに対する
ＩＰＬバスを切り替えることはできないという間題があ
る。
本発明は、このような従来の問題点を解消した新規なＩ
ＰＬ交替バス切替え制御方式を提供しようとするもので
ある。
ＰＬ交替バス切替え制御方式を提供しようとするもので
ある。
［問題点を解決するだめの手段］
第１図は、本発明のＩＰＬ交替パス切替え制御方式の原
理ブロック図を示す。
理ブロック図を示す。
第１図において、１はサービスプロセッサ（ＳＶＰ）で
あり、１１はＳＶＰ ｌ中に備えられたＩＰＬ処理手段
であり、１１１はＩＰＬ処理手段１１中に備えられたＩ
ＰＬデバイス機番設定手段を示し、１１２は同しくＩＰ
Ｌ処理手段ｌｌ中に備えられたノンクロスＦＣＡ切替え
手段を示す。
あり、１１はＳＶＰ ｌ中に備えられたＩＰＬ処理手段
であり、１１１はＩＰＬ処理手段１１中に備えられたＩ
ＰＬデバイス機番設定手段を示し、１１２は同しくＩＰ
Ｌ処理手段ｌｌ中に備えられたノンクロスＦＣＡ切替え
手段を示す。
ＩＰＬデバイス機番設定手段１１１は、オペレータのＳ
ＶＰ画面による指示に基づいて、クロスコールモードＦ
ＣＡとデバイス機番の組合せを■ＰＬデバイス機番とし
て設定する。
ＶＰ画面による指示に基づいて、クロスコールモードＦ
ＣＡとデバイス機番の組合せを■ＰＬデバイス機番とし
て設定する。
ノンクロスＦＣＡ切替え手段１１２は、設定されたＩＰ
Ｌデバイス機番の指定するクロスＦＣＡのチャネルのノ
ンクロスＦＣＡ番号が現在実行中のＣＰ’Ｕ番号と異な
るとき、そのノンクロスコールＦＣＡと、ＣＰＵ番号と
同一のノンクロスＦＣＡを持つチャネルのノンクロスＦ
ＣＡとを入れ替える。
Ｌデバイス機番の指定するクロスＦＣＡのチャネルのノ
ンクロスＦＣＡ番号が現在実行中のＣＰ’Ｕ番号と異な
るとき、そのノンクロスコールＦＣＡと、ＣＰＵ番号と
同一のノンクロスＦＣＡを持つチャネルのノンクロスＦ
ＣＡとを入れ替える。
［作用］
オペレータは、予めＳＶＰ画面を用いて、クロスＦＣＡ
とデバイス機番を併せたＩＰＬデバイス機番を指定する
。ｓｖｐ中の設定手段（１１１）はこの指定に基づいて
クロスＦＣＡとデバイス機番を併せたＩＰＬデバイス機
番を設定する。
とデバイス機番を併せたＩＰＬデバイス機番を指定する
。ｓｖｐ中の設定手段（１１１）はこの指定に基づいて
クロスＦＣＡとデバイス機番を併せたＩＰＬデバイス機
番を設定する。
ＳＶＰ画面を用いて自動ＩＰＬモードを指定すると、設
定されたＩＰＬデバイス機番の順番にＩＰＬが実行され
る。
定されたＩＰＬデバイス機番の順番にＩＰＬが実行され
る。
ＩＰＬデバイス機番の指定するクロスＦＣＡで定まるチ
ャネルのノンクロスＦＣＡが、現在実行中のＣＰＵ番号
と異なるときは、入替え手段（１１２）により、現在実
行中のＣＰＵ番号と同一のノンクロスＦＣＡを持つチャ
ネルのノンクロスＦＣＡと入れ替えてＩＰＬを試みる。
ャネルのノンクロスＦＣＡが、現在実行中のＣＰＵ番号
と異なるときは、入替え手段（１１２）により、現在実
行中のＣＰＵ番号と同一のノンクロスＦＣＡを持つチャ
ネルのノンクロスＦＣＡと入れ替えてＩＰＬを試みる。
これにより、ＩＰＬを行うデバイス機番の切替え制御だ
けではなく、指定されたクロスコールモード時のＦＣＡ
のチャネルに対してもＩＰＬのパスを切り替える。
けではなく、指定されたクロスコールモード時のＦＣＡ
のチャネルに対してもＩＰＬのパスを切り替える。
〔実施例］
以下第２図および第３図に示す実施例により、本発明を
さらに具体的に説明する。
さらに具体的に説明する。
第２図は本発明の一実施例における処理のフローを示す
図である。
図である。
処理は、オペレータの行う処理（１１と、ＳＶＰにおけ
る内部処理（２）に分けて示している。
る内部処理（２）に分けて示している。
第３図は本発明の一実施例による処理例を示す図である
。
。
本実施例のシステム構成は、第４図に示したものと同一
である。
である。
第３図（ａ）は表形式で示し、同図（ｂ）はこれをブロ
ック図形式で示す。
ック図形式で示す。
第３図（ａｌにおいて、カレン）ＣＰＵｔｈは、現在実
行中のＣＰＵ番号を示し、“１”となっている。
行中のＣＰＵ番号を示し、“１”となっている。
ＣＨＰＯ／ＣＨＵＯ，ＣＨＰＯ／ＣＨＵＩ、ＣＨＰＩ／
ＣＨＵＯ，ＣＨＰＩ／ＣＨＵＩの順に、ノンクロスＦＣ
Ａが、０，１，２．３となっていることを示す。
ＣＨＵＯ，ＣＨＰＩ／ＣＨＵＩの順に、ノンクロスＦＣ
Ａが、０，１，２．３となっていることを示す。
同様の順に、クロスＦＣＡも、０，１，２．３となって
いる。
いる。
ＩＰＬデバイス機番の先頭桁はクロスＦＣＡを示し、後
の３桁はデバイス機番を示す。
の３桁はデバイス機番を示す。
ＩＰＬデバイス機番として、“ｏｘｘｘ”を指定してい
るので、クロスＦＣＡ＝”０”のＣＨＵ。
るので、クロスＦＣＡ＝”０”のＣＨＵ。
即ちＣＨＰ Ｏ／ ＣＨＵ Ｏのパスを使用して行うよ
う試みる。
う試みる。
しかし、このチャネルのノンクロスＦＣＡ＝“０”はカ
レントｃ ｐ ｕｂ＝“１”と一致しないので、ＣＨＰ
Ｏ／ ＣＨＵ ＯとＣＨＰ Ｏ／ ＣＨＵ １のノン
クロスＦＣＡを取り替えてＩＰＬを実行するよう試みる
。
レントｃ ｐ ｕｂ＝“１”と一致しないので、ＣＨＰ
Ｏ／ ＣＨＵ ＯとＣＨＰ Ｏ／ ＣＨＵ １のノン
クロスＦＣＡを取り替えてＩＰＬを実行するよう試みる
。
このＩＰＬが成功すれば、ＩＰＬ実行後のＦＣＡは、図
の右側のようになっている。
の右側のようになっている。
第３図（ｂ）は、ＩＰＬ実行前およびＩＰＬ実行移行後
態をブロック図で示したものであり、破線の枠内がＩＰ
Ｌパスを示す。
態をブロック図で示したものであり、破線の枠内がＩＰ
Ｌパスを示す。
本実施例では、ＩＰＬデバイス機番の設定は、最大・を
組まで指定可能であるが、いま、ＩＰＬデバイス機番と
して、 “０１００’、 ”０２００’“１３００”
の３個を設定したとする。
組まで指定可能であるが、いま、ＩＰＬデバイス機番と
して、 “０１００’、 ”０２００’“１３００”
の３個を設定したとする。
この設定により自動ＩＰＬを実行しで、一つ目のデバイ
ス機番″１００゛ではＩＰＬが失敗し、二つ目のデバイ
ス機番でＩＰＬが成功したとする。
ス機番″１００゛ではＩＰＬが失敗し、二つ目のデバイ
ス機番でＩＰＬが成功したとする。
その場合のクロスＦＣＡの指定は“０°であり、クロス
ＦＣＡ−“０”のチャネルはＣＨＰ○／ＣＨＵＯである
から、そのチャネルのノンクロスＦＣＡとカレントＣＰ
Ｕ番号と同じ値のノンクロスＦＣＡを持つチャ皐ルＣＨ
ＰＯ／ＣＨＵＩのクロスＦＣＡとを入れ替えてＩＰＬを
実行する。
ＦＣＡ−“０”のチャネルはＣＨＰ○／ＣＨＵＯである
から、そのチャネルのノンクロスＦＣＡとカレントＣＰ
Ｕ番号と同じ値のノンクロスＦＣＡを持つチャ皐ルＣＨ
ＰＯ／ＣＨＵＩのクロスＦＣＡとを入れ替えてＩＰＬを
実行する。
その結果、ＩＰＬはデバイス機番”２００゛から行われ
、自動ＩＰＬ前のパスがＣＰＵＩに対してＣＨＰＯ／Ｃ
ＨＵＩ （ノンクロスＦＣＡ＝１）であったものが、
自動ＩＰＩｌ＆のパスはＣＰｔＪｌに対してＣＨＰ Ｏ
／ ＣＨＵ Ｏ（ノンクロスＦ ＣＡ＝１）に変更され
る。
、自動ＩＰＬ前のパスがＣＰＵＩに対してＣＨＰＯ／Ｃ
ＨＵＩ （ノンクロスＦＣＡ＝１）であったものが、
自動ＩＰＩｌ＆のパスはＣＰｔＪｌに対してＣＨＰ Ｏ
／ ＣＨＵ Ｏ（ノンクロスＦ ＣＡ＝１）に変更され
る。
［発明の効果］
以上説明のように本発明によれば、ＩＰＬパスの対象が
ＣＰＵ番号と同一のノンクロスＦＣＡに限定されたシス
テムにおいて、予め設定されたデバイス機番の順序に従
ってデバイス機番が切り替えられ、且つチャネルに対す
るＩＰＬバスが切り替えられて、成功確率高＜ＩＰ’Ｌ
を実行でき、その実用上の効果は大である。
ＣＰＵ番号と同一のノンクロスＦＣＡに限定されたシス
テムにおいて、予め設定されたデバイス機番の順序に従
ってデバイス機番が切り替えられ、且つチャネルに対す
るＩＰＬバスが切り替えられて、成功確率高＜ＩＰ’Ｌ
を実行でき、その実用上の効果は大である。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例における処理のフローを示す
図、 第３図は本発明の一実施例による処理例を示す図、 第４図はシステム構成図、 第５図は従来のＩＰＬ交替バス切替え制御方式％式％ 図面において、 １はサービスプロセッサ（ＳＶＰ）、 １１はＩＰＬ処理手段、 １１１はＩＰＬデバイス機番設定手段、１１２はノンク
ロスＦＣＡ切替え手段、をそれぞれ示す。 本発明の原理ブロック図 第１図 ｉｌｌ オペレータの操作 ○ よ− グロスＦＣＡとデバイス機番を（ｂｔする。 （２１ＳＶＰ内部の処理 □ ○ 本発明の一力鮒１１における処理のフローを示す２第
２ｖＪ ＩＰＬ前 ＩＰＬ後 カレントｃｐｕ隘 ＝１ カレン
トＣＰＵ磁 ＝１ノンクロスＦＣＡ ＝０ １ ２
３ ノンクロスＦＣＡ ＝１ ０ ２ ３
クロスＦＣＡ−０１２３クロスＦＣＡ＝０１２３ＩＰＬ
デバイス機番＝ＯＸＸＸ ＩＰＬデバ
イス機番＝ｏｘｘｘら） システム構成図 第４図
図、 第３図は本発明の一実施例による処理例を示す図、 第４図はシステム構成図、 第５図は従来のＩＰＬ交替バス切替え制御方式％式％ 図面において、 １はサービスプロセッサ（ＳＶＰ）、 １１はＩＰＬ処理手段、 １１１はＩＰＬデバイス機番設定手段、１１２はノンク
ロスＦＣＡ切替え手段、をそれぞれ示す。 本発明の原理ブロック図 第１図 ｉｌｌ オペレータの操作 ○ よ− グロスＦＣＡとデバイス機番を（ｂｔする。 （２１ＳＶＰ内部の処理 □ ○ 本発明の一力鮒１１における処理のフローを示す２第
２ｖＪ ＩＰＬ前 ＩＰＬ後 カレントｃｐｕ隘 ＝１ カレン
トＣＰＵ磁 ＝１ノンクロスＦＣＡ ＝０ １ ２
３ ノンクロスＦＣＡ ＝１ ０ ２ ３
クロスＦＣＡ−０１２３クロスＦＣＡ＝０１２３ＩＰＬ
デバイス機番＝ＯＸＸＸ ＩＰＬデバ
イス機番＝ｏｘｘｘら） システム構成図 第４図
Claims (1)
- 【特許請求の範囲】 イニシャル・プログラム・ローディングの交替バス切替
え制御において、 サービスプロセッサに、クロスコールモード時のフロー
ティング・チャネル・アドレスとデバイス機番との組合
せをＩＰＬデバイス機番として設定する手段（１１１）
と、 指定されたクロスコールモード時のフローティング・チ
ャネル・アドレスを持つチャネルのノンクロスコールモ
ード時のフローティング・チャネル・アドレスと、現在
実行中の中央処理装置番号と同一のノンクロスコールモ
ード時のフローティング・チャネル・アドレス値を持つ
チャネルのノンクロスコールモード時のフローティング
・チャネル・アドレスとを入れ替える手段（１１２）を
備え、予めオペレータが前記設定手段（１１１）により
設定したＩＰＬデバイス機番の順番に、オペレータの介
在なしにイニシャル・プログラム・ローディングを実行
し、前記ＩＰＬデバイス機番の指定するクロスコールモ
ード時のフローティング・チャネル・アドレスで定まる
チャネルのノンクロスモード時のフローティング・チャ
ネル・アドレスが、現在実行中の中央処理装置番号と異
なるとき、前記入替え手段（１１２）により、フローテ
ィング・チャネル・アドレスを入れ替えてＩＰＬを実行
するよう構成したことを特徴とするＩＰＬ交替パス切替
え制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19342586A JPS6349862A (ja) | 1986-08-19 | 1986-08-19 | Ｉｐｌ交替パス切替え制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19342586A JPS6349862A (ja) | 1986-08-19 | 1986-08-19 | Ｉｐｌ交替パス切替え制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6349862A true JPS6349862A (ja) | 1988-03-02 |
| JPH05735B2 JPH05735B2 (ja) | 1993-01-06 |
Family
ID=16307756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19342586A Granted JPS6349862A (ja) | 1986-08-19 | 1986-08-19 | Ｉｐｌ交替パス切替え制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6349862A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593612A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | イニシヤル・プログラム・ロ−ド処理方式 |
| JPS593610A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | Ｉｐｌリトライ処理方式 |
-
1986
- 1986-08-19 JP JP19342586A patent/JPS6349862A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593612A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | イニシヤル・プログラム・ロ−ド処理方式 |
| JPS593610A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | Ｉｐｌリトライ処理方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05735B2 (ja) | 1993-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650675B2 (ja) | マルチモードマイクロプロセッサにおいてプログラムを実行する方法及びオペレーティングシステム | |
| JPH0290330A (ja) | プログラム構成方式 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH08115290A (ja) | データ転送装置 | |
| JPS6349862A (ja) | Ｉｐｌ交替パス切替え制御方式 | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JPH0219494B2 (ja) | ||
| JP2002312302A (ja) | 周辺装置 | |
| JPS603229B2 (ja) | 情報処理方式 | |
| JP2004062449A (ja) | マイクロプロセッサおよびその処理方法 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPS59142655A (ja) | 同時アクセス可能なメモリ制御方式 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPS5914063A (ja) | マイクロコンピユ−タのスタ−トアツプ方式 | |
| JPH0478933A (ja) | 仮想プロセッサによるプログラム処理方式 | |
| JPH02173828A (ja) | 割込み処理方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH02299048A (ja) | 転送制御方式 | |
| JPS60252977A (ja) | 情報処理装置 | |
| JPH05265846A (ja) | メモリ管理方式 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPH0149984B2 (ja) | ||
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPS5943773B2 (ja) | チャネル論理アドレス設定方式 |