JPS6351674A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6351674A
JPS6351674A JP61196074A JP19607486A JPS6351674A JP S6351674 A JPS6351674 A JP S6351674A JP 61196074 A JP61196074 A JP 61196074A JP 19607486 A JP19607486 A JP 19607486A JP S6351674 A JPS6351674 A JP S6351674A
Authority
JP
Japan
Prior art keywords
oxide film
polysilicon
type
buried layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61196074A
Other languages
English (en)
Inventor
Daisaku Kobayashi
大作 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61196074A priority Critical patent/JPS6351674A/ja
Publication of JPS6351674A publication Critical patent/JPS6351674A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、d1度の異な
る埋込層を一回の工程で形成する製造方法に関するもの
である。
〔従来の技術〕
従来、濃度の異なる埋込層を形成するには、最初に濃度
の低い埋込層を形成した後、濃度の高い埋込層するなど
の各々の別々の工程で形成していた。
〔発明が解決しようとする問題点〕
上述した従来の製造方法は、別々に形成するために、工
程が長くなる欠点がある。
上述した、従来の製造方法では、別々の工程で濃度の異
なる埋込J−を形成していたのに対し、本発明は、濃度
の低い埋込層を形成する箇所には薄い酸化gXを残し、
濃度の高い埋込層を形成する箇所は酸化膜を取り除き、
ポリシリコンを全面に形成することにより、イオン注入
と拡散を続けて行なうことで、濃度の異なる埋込層を形
成できる半導体装置の製造方法であることに独創的内容
を有する。
〔問題点を解決するための手段〕
本発明は、薄い酸化膜を残した箇所と酸化膜を取り除い
た箇所を形成した後、ポリシリコンを形成することによ
り、イオン注入と拡散により、1回の工程で異なる濃度
の埋込層を形成することができる半導体装置の製造方法
である。
〔実施例〕
次に1本発明の製造方法について図面を参照して説明す
る。第1図は、本発明の実施例1の縦断面図である。
P型サブストレート1上に酸化膜2を形成したのち、フ
ォトリングラフィで、埋込層を形成する部分の酸化膜2
を除去し、レジストを取り除いた後、薄い酸化膜3をた
とえは100A形成し、−部分を、たとえばNPN ト
ランジスタのコレクタの埋込層を形成する部分の酸化膜
3をフォトリングラフィで取り除いた後、レジスト3を
除去する。
〔第1図(a)〕 この後、ポリシリコンをたとえば700A成長した後、
N型不純物たとえばリンをP型すブストレート内にリン
が入いるようにE=70KeV、Φ=5X1015cm
  イオン注入後、リン拡散を行なう。〔第1図(b)
〕 この後、高温で押し込むと、薄い酸化膜3上のポリシリ
コン中のリン拡散によるリンハ、薄い酸化膜3に防げら
れて、P型サブストレート1に拡散されない。この後、
ポリシリコンを酸化し、酸化膜を全面に取り除くと、P
型サブストレート1内に高濃度のN型不純物層5と低濃
度のN型不純物層6が形成されている。第1図(C)こ
の後、エピタキシャル成長をすると、高濃度のN型埋込
層5と低濃度のN型埋込層6が形成される。第1図(d
) この後、酸化膜をマスクにして、コレクタリン9を行な
えば、低温でコレクタリン9は、高濃度のN型埋込層5
と接触できる。その後、ベース10とエミッタ12、コ
レクタコンタクト11を形成するが、ベース10直下は
、低濃度の埋込層6であるため、エピタキシャル厚が薄
くとも、埋込層6のせり上りが小さくなり、ベース直下
のエピタキシャル厚が大きく取れ、NPN )ランジス
タの耐圧を上げることができる。第1図(e)第2図は
、本発明の実施例2の縦断面図でおる。
P型サブストレート14にN型拡散/1i15を形成す
る。第2図(al この後、酸化膜16を形成した後、P型拡散層を形成す
る部分の酸化膜をフォトリングラフィで取り除いた後、
薄い酸化膜17を形成する。この後、絶縁層を形成する
部分とPNP トランジスタのコレクタの埋込層を形成
する部分の薄い酸化膜を取り除き、ポリシリコン18全
成長する。〔第2図(b)〕 この後、P型不純物たとえばポロンがシリコン中に入い
る様にイオン注入した後、ボロンを拡散する。高瞼で押
込みを行なった彼、ポリシリコン18を酸化した後、酸
化膜を全面取り除くと高濃度の埋込r−J l 9と低
濃度の埋込/1520が形成される。第2図(C1 この後、エピタキシャル成長すると、高@度のP型埋込
層19と低濃度のP型埋込層20が形成される。第2図
(d) この後絶縁22と同時にコレクタ22を形成し、PNP
 トランジスタのエミッタ23とベースコンタクト24
を形成する。〔第1図(e)〕コレクタ22直下の埋込
M+i19が高濃度であり、エミッタ23直下の埋込層
20が低濃度であるため、エピタキシャル厚が薄くても
PNP  )ランジスタのペース巾が取れ、かつ低温の
熱処理で絶縁が取れる利点がある。
〔発明の効果〕
以上説明したように本発明は、薄い酸化膜を形成した箇
所と酸化膜を取り除いた筒所を同一基板上に形成し、こ
の上にポリシリコンを形成することKより、イオン注入
と拡散を続けて行なえることにより、1回の工程で異な
る濃度の埋込層を形成できる効果がある。
【図面の簡単な説明】
第1図(al〜(e)は、本発明の実施例1の縦断面図
、第2図(a)〜(e)は実施例2の縦断面図である。 1.14 ・・・・・・P型サブストレート、2,3,
13゜16.47.25・・・・・・酸化膜、4,18
・・・・・・ポリシリコン、5,6.15・川・・N型
埋込層、7,21・・・・・・N型エヒリキシャル層、
8.10,22,23・°°・・・P散拡散層、9,1
1,12.24・・・・・・N型拡散層、19.20 
 ・・・・・・P型埋込層。 ゝ、 代理人 弁理士  内 原   ユ  “町 第1図 第1図 第2図 グζ

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に酸化膜を形成する工程と、前記酸化膜を
    取り除く工程と、薄い酸化膜を形成する工程と、前記薄
    い酸化膜の一部を取り除く工程と、ポリシリコンを成長
    する工程と、不純物をイオン注入し、かつ拡散する工程
    と、前記ポリシリコンを酸化する工程と、酸化膜を除い
    た後、エピタキシャル成長する工程を含むことを特徴と
    する半導体装置の製造方法。
JP61196074A 1986-08-20 1986-08-20 半導体装置の製造方法 Pending JPS6351674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61196074A JPS6351674A (ja) 1986-08-20 1986-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61196074A JPS6351674A (ja) 1986-08-20 1986-08-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6351674A true JPS6351674A (ja) 1988-03-04

Family

ID=16351767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61196074A Pending JPS6351674A (ja) 1986-08-20 1986-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6351674A (ja)

Similar Documents

Publication Publication Date Title
JPH025432A (ja) 半導体装置の製造方法
JPS60175453A (ja) トランジスタの製造方法
JPS6351674A (ja) 半導体装置の製造方法
KR0172509B1 (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
JP2715494B2 (ja) 半導体装置の製造方法
JP2890509B2 (ja) 半導体装置の製造方法
JPS63211755A (ja) 半導体装置の製造方法
JP2953020B2 (ja) 半導体装置の製造方法
JP3638189B2 (ja) 電界効果トランジスタの製造方法
JPS62281367A (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPS6245065A (ja) 半導体装置の製造方法
JPH01248637A (ja) 自己整合型素子分離方法
JPS63226065A (ja) 半導体装置の製造方法
JPS62243360A (ja) 半導体装置の製造方法
JPH01225161A (ja) 半導体装置の製造方法
JPH061815B2 (ja) 半導体装置の製造方法
JPS61154073A (ja) 半導体装置の製造方法
JPH0233932A (ja) 半導体装置の製造方法
JPH0132669B2 (ja)
JPS62194617A (ja) 半導体装置の製造方法
JPH0244732A (ja) 半導体装置の製造方法
JPS63177555A (ja) 半導体装置の製造方法
JPH0210736A (ja) 半導体装置の製造方法
JPS61208872A (ja) 半導体装置の製造方法